特許
J-GLOBAL ID：200903027562539183

3次元メモリアレイ

発明者：
フリッケ,ピーター,ジェイ

フリッケ,ピーター,ジェイ について

, 
ヴァン・ブロックリン,アンドリュー,エル

ヴァン・ブロックリン,アンドリュー,エル について

, 
アンダーソン,ダリル,イー

アンダーソン,ダリル,イー について


出願人/特許権者：
ヒューレット-パッカード デベロップメント カンパニー エル.ピー.

ヒューレット-パッカード デベロップメント カンパニー エル.ピー. について


代理人 (3件)： 古谷 聡 ,  溝部 孝彦 ,  西山 清春
公報種別：公表公報
出願番号（国際出願番号）：特願2004-571614
公開番号（公開出願番号）：特表2006-514781
出願日： 2003年04月03日
公開日（公表日）： 2006年05月11日
要約：
3次元メモリアレイは、平坦な表面(12)を有する基板(10)上に製作される。3次元メモリアレイは、平坦な表面(12)に対して平行な2つ以上の平面(12、14)内に構成される複数の第1の選択線(20)を含む。複数の第2の選択線(18)は、基板(10)の平坦な表面(12)に対して直交して配置されるピラー内に形成される。複数のメモリセル(22)は、複数の第1の選択線(20)及び複数の第2の選択線(18)にそれぞれ結合される。
請求項（抜粋）：
3次元メモリアレイであって、 平坦な表面(12)を有する基板(10)と、 前記平坦な表面(12)に対して平行な2つ以上の平面(14、16)内に構成される複数の第1の選択線(20)と、 前記基板(10)の前記平坦な表面(12)に対して直交して配置されるピラー内に形成される複数の第2の選択線(18)と、及び 前記複数の第1の選択線(20)及び前記複数の第2の選択線(18)にそれぞれ結合される複数のメモリセル(22)とを含む、3次元メモリアレイ。
IPC (2件)：
H01L 27/10 ,  H01L 27/105
FI (2件)：
H01L27/10 431 ,  H01L27/10 448
Fターム (12件)：
5F083CR14 ,  5F083CR15 ,  5F083GA10 ,  5F083JA05 ,  5F083JA19 ,  5F083JA35 ,  5F083JA36 ,  5F083JA39 ,  5F083JA60 ,  5F083KA01 ,  5F083KA05 ,  5F083ZA13
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM