特許
J-GLOBAL ID：200903027654283266

半導体装置及びその製造方法

発明者：
アダン アルベルト オー.

アダン アルベルト オー. について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-268103
公開番号（公開出願番号）：特開2000-101023
出願日： 1998年09月22日
公開日（公表日）： 2000年04月07日
要約：
【要約】【課題】 キャパシタと配線とを同一材料により、同一工程で同時に製造することにより、製造工程の簡略化、ひいては製造コストの削減を目的とする。【解決手段】 半導体基板上に、下部電極、容量絶縁膜及び上部電極から構成されるキャパシタと、第1配線層及び該第1配線層上に積層された第2配線層から構成される配線とを備え、前記下部電極と第1配線層とが第1金属層により形成され、かつ前記上部電極と第2配線層とが第2金属層により形成され、前記容量絶縁膜が下部電極上のみに形成されてなる半導体装置。
請求項（抜粋）：
半導体基板上に、下部電極、容量絶縁膜及び上部電極から構成されるキャパシタと、第1配線層及び該第1配線層上に積層された第2配線層から構成される配線とを備え、前記下部電極と第1配線層とが第1金属層により形成され、かつ前記上部電極と第2配線層とが第2金属層により形成され、前記容量絶縁膜が下部電極上のみに形成されてなることを特徴とする半導体装置。
IPC (2件)：
H01L 27/04 ,  H01L 21/822
Fターム (9件)：
5F038AC05 ,  5F038AC15 ,  5F038AC17 ,  5F038AC18 ,  5F038EZ11 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ16 ,  5F038EZ20
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM