特許
J-GLOBAL ID:200903058245004439

半導体装置製造方法

発明者:
出願人/特許権者:
代理人 (1件): 田辺 恵基
公報種別:公開公報
出願番号(国際出願番号):特願平6-335716
公開番号(公開出願番号):特開平8-181282
出願日: 1994年12月21日
公開日(公表日): 1996年07月12日
要約:
【要約】【目的】本発明は半導体装置製造方法において、高精度の容量体を形成する。【構成】フイールド絶縁膜上に積層された2層の金属層間の絶縁膜を誘電膜とするMIMキヤパシタにおいて、層間絶縁膜の平滑化後、容量体用誘電膜を形成するようにする。これにより誘電膜を薄膜化できる。この誘電膜の薄膜化により単位面積当たりの容量値を増大でき、かつ層間絶縁膜の膜厚バラツキを減少することができる。
請求項(抜粋):
半導体基板上に形成された絶縁体上に第1の配線層を形成する工程と、上記第1の配線層上に配線層間分離絶縁用の第1の誘電膜を形成する工程と、上記第1の誘電膜の一部をエツチング整形することにより平滑化する工程と、上記第1の誘電膜上に配線層間分離絶縁用の第2の誘電膜を形成する工程と、容量体形成領域の上記第1の配線層上に積層されている上記第1及び第2の誘電膜を除去する工程と、容量体誘電膜用の第3の誘電膜を形成する工程と、上記第3の誘電膜上に第2の配線層を形成する工程とを具えることを特徴とする半導体装置製造方法。
IPC (4件):
H01L 27/04 ,  H01L 21/822 ,  H01L 21/3065 ,  H01L 23/522
FI (3件):
H01L 27/04 C ,  H01L 21/302 L ,  H01L 23/52 B
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る