特許
J-GLOBAL ID：200903027683282279
半導体基板及びその作製方法
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願2000-361979
公開番号（公開出願番号）：特開2002-164521
出願日： 2000年11月28日
公開日（公表日）： 2002年06月07日
要約：
【要約】【課題】 素子が設けられた場合の寄生容量を確実に低減できる半導体基板を容易に作製できる。【解決手段】 表面に第1シリコン酸化膜2が形成された第1半導体基板1に、レジスト3をパターニングする工程と、レジスト3をマスクとして、第1シリコン基板の第1シリコン酸化膜2に対して等方性または異方性エッチングを行った後、さらに、レジスト3をマスクとして、第1シリコン基板1に対して、異方性エッチングを行い、第1シリコン基板の表面に凹凸を形成する工程と、レジスト3と第1シリコン酸化膜2を除去した後、第1シリコン基板1の表面に、第2シリコン酸化膜を表面に形成した第2シリコン基板を貼り合わせ、内部に第1シリコン基板1の表面の凹凸による空洞領域を形成する工程とを含む。
請求項（抜粋）：
表面に凹凸形状が形成された第1シリコン基板の表面と、表面に絶縁膜が形成された第2シリコン基板の表面とが貼り合わされて、内部に空洞領域が形成されていることを特徴とする半導体基板。
IPC (2件)：
FI (2件)：
H01L 27/12 B
, H01L 21/02 B
