特許

J-GLOBAL ID：200903027733264072

半導体装置の設計方法、半導体装置および半導体装置の製造方法

発明者： 鈴木 和久 ,  高橋 敏郎 ,  長島 和人
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平11-020277
公開番号（公開出願番号）：特開2000-223575
出願日： 1999年01月28日
公開日（公表日）： 2000年08月11日
要約：

【要約】【課題】 信号配線の配置を制限することなく効率的に電源配線を補強する。【解決手段】 第1層電源配線3VDD1,3VSS1 およびこれに平行な第3層電源配線3VDD3,3VSS3 、第2層信号配線3S2 を配置配線してセル間を配線した後、第2層信号配線の空きチャネルに第1層電源配線3VDD1,3VSS1 および第3層電源配線3VDD3,3VSS3 を電気的に接続する接続孔TH2 を配置する。これにより、第2層信号配線3S2 の配置に制限を生じさせることなく、第1層電源配線3VDD1,3VSS1 を第3層電源配線3VDD3,3VSS3 で補強することができる。

請求項（抜粋）：

多層配線を有する半導体装置の設計方法であって、(a)基本セルを複数配置する工程と、(b)チャネルに配線を配置し、論理回路を形成する工程と、(c)前記(b)工程後、空きチャネルに、異なる配線間を電気的に接続する電源補強用の接続孔を配置する工程とを有することを特徴とする半導体装置の設計方法。

IPC (3件)：

H01L 21/82 ,  H01L 21/3205 ,  H01L 21/768

FI (3件)：

H01L 21/82 W ,  H01L 21/88 Z ,  H01L 21/90 A

Fターム (30件)：

5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033KK08 ,  5F033KK09 ,  5F033KK11 ,  5F033KK28 ,  5F033NN38 ,  5F033QQ48 ,  5F033VV04 ,  5F033VV05 ,  5F033XX08 ,  5F033XX36 ,  5F064AA03 ,  5F064BB13 ,  5F064BB14 ,  5F064BB15 ,  5F064DD10 ,  5F064DD12 ,  5F064EE03 ,  5F064EE06 ,  5F064EE09 ,  5F064EE16 ,  5F064EE23 ,  5F064EE26 ,  5F064EE27 ,  5F064EE35 ,  5F064EE47 ,  5F064EE52 ,  5F064FF36

引用特許：

審査官引用 (5件)

• 特開昭61-156751
  
• セルライブラリおよび半導体装置
  公報種別：公開公報   出願番号：特願平8-314506   出願人：株式会社日立製作所
• 特開昭62-276852
  
• 特開昭61-156751
  
• 特開昭62-276852