特許

J-GLOBAL ID：200903058679499380

セルライブラリおよび半導体装置

発明者： 水野 弘之 ,  南 正隆 ,  石橋 孝一郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平8-314506
公開番号（公開出願番号）：特開平10-154756
出願日： 1996年11月26日
公開日（公表日）： 1998年06月09日
要約：

【要約】【課題】 PMOSの基板バイアスを正の電源電位VDDとは別の電位に、また、NMOSの基板バイアスは負の電源電位VSSとは別の電位に設定できるようにしたセルは、同じ電位に固定接続したセルと比較して、1) セルの高さを同じにした場合、電源配線の幅が狭くなり電源給電能力が低下する。2) セルの電源配線の幅が同じになるようにした場合、セルの高さが高くなり面積が増加する。3) 基板バイアス給電線に電源配線層以外の配線層を用いた場合、セル内およびセル間の配線に制限を与えることになり面積が増加する。【解決手段】基板バイアスの給電をPMOS基板不純物層およびNMOS基板不純物層で行う。あるいは、基板バイアスの給電を、セル内およびセル間の電源配線あるいは信号配線に用いられている配線層以外の配線層で行う。【効果】 電源供給能力が向上し、面積低減が図られる。

請求項（抜粋）：

少なくとも一つのMOSトランジスタを有し、少なくとも一つの論理演算を行うことができる第1のセルと第2のセルを具備するセルライブラリにおいて、該第1のセルと該第2のセルとを並べて配置した場合、該第1のセルの該MOSトランジスタの基板又はウェル電位の給電のための少なくとも一つの不純物層と該第2のセルの該MOSトランジスタの基板又はウェル電位の給電のための少なくとも一つの不純物層とが連続することを特徴とするセルライブラリ。

IPC (5件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

H01L 27/08 321 J ,  H01L 21/82 C ,  H01L 27/04 D

引用特許：

出願人引用 (4件)

• 半導体集積回路
  公報種別：公開公報   出願番号：特願平5-075913   出願人：日本電気株式会社
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平4-289968   出願人：三菱電機株式会社
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平7-050339   出願人：新日本無線株式会社
• 特開昭62-276852
  

審査官引用 (4件)

• 半導体集積回路
  公報種別：公開公報   出願番号：特願平5-075913   出願人：日本電気株式会社
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平4-289968   出願人：三菱電機株式会社
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平7-050339   出願人：新日本無線株式会社
• 特開昭62-276852