高速同期型マスクロム

発明者： ,
出願人/特許権者：
代理人 (1件)：斎藤栄一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-190086
公開番号（公開出願番号）：特開平9-185894
出願日： 1996年07月01日
公開日（公表日）： 1997年07月15日
要約：

【要約】 (修正有)【課題】パイプライン方式を利用して高速のアクセス時間を得ることのできる同期型マスクロム。【解決手段】メモリセルアレーNAND型セルまたOR型セル、上記メモリセルでのワードラインを選択するための第1のデコーディング手段、ビットラインを選択するための第2デコーディング手段、データ読出しのための増幅手段、増幅されたデータを出力するための出力バッファ手段を持つ読出専用メモリ装置において、外部クロック信号を入力して内部クロック信号を発生するクロック発生手段、上記クロック発生手段からの内部クロック信号に同期されて上記メモリセルアレーと上記第1デコーディング手段を電気的に連結する第1スイッチング手段とメモリセルアレーと上記第2デコーディング手段を電気的に連結する第2スイッチング手段およびメモリセルアレーと上記出力バッファ手段を電気的に連結する第3スイッチング手段を包含する。

請求項（抜粋）：

メモリセルアレー、NAND型セルまたOR型セル、上記メモリセルでのワードラインを選択するための第1デコーディング手段、上記メモリセルアレーでのビットラインを選択するための第2デコーディング手段、上記メモリセルアレーから読出されたデータを増幅するための増幅手段、増幅されたデータを出力するための出力バッファ手段を有する読出専用メモリ装置において、外部クロック信号を入力して内部クロック信号を発生するクロック発生手段、上記クロック発生手段からの内部クロック信号に同期されて上記メモリセルアレーと上記第1デコーディング手段を電気的に連結する第1スイッチング手段、上記クロック発生手段からの内部クロック信号に同期されて上記メモリセルアレーと、上記第2デコーディング手段を電気的に連結する第2スイッチング手段、上記クロック発生手段からの内部クロック信号に同期されて上記メモリセルアレーと上記出力バッファ手段を電気的に連結する第3スイッチング手段、を包含することを特徴とする高速同期型マスクロム。

引用特許：

審査官引用 (5件)

特開平2-172097
特開昭64-021786
特開平3-219497

全件表示

前のページに戻る