特許

J-GLOBAL ID：200903027784417663

半導体装置およびその製造方法

発明者： 平 井 浩 之
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-273095
公開番号（公開出願番号）：特開2001-102516
出願日： 1999年09月27日
公開日（公表日）： 2001年04月13日
要約：

【要約】【課題】 製造上の困難が少なく、製造コストの安い半導体装置およびその製造方法を提供する。【解決手段】 複数の絶縁層(1,2,3,)が積層され、上層側に設けられた開口部(2a、3a)により露出した下層側層の表面に配線が形成された多層基板と、開口部内に配置され、露出した下層側層表面の配線と接続された電極を下面に有する半導体素子(13、23)とを備える。配線と半導体素子の電極との接続はバンプにより行われるが、接続を確実化させるために異方性導電性フィルムを介することが好ましい。

請求項（抜粋）：

複数の絶縁層が積層され、上層側に設けられた開口部により露出した下層側層の表面に配線が形成された多層基板と、前記開口部内に配置され、前記露出した下層側層表面の配線と接続された電極を下面に有する半導体素子と、を備えた半導体装置。

IPC (5件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/60 311 ,  H01L 23/02

FI (3件)：

H01L 21/60 311 S ,  H01L 23/02 J ,  H01L 25/08 Z

Fターム (6件)：

5F044KK07 ,  5F044KK11 ,  5F044LL09 ,  5F044QQ01 ,  5F044RR01 ,  5F044RR18

引用特許：

審査官引用 (1件)

• 多層配線基板及び表面実装型電子部品の実装方法
  公報種別：公開公報   出願番号：特願平7-274701   出願人：ソニー株式会社