特許
J-GLOBAL ID:200903027928079750

導体およびゲート電極構造の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 合田 潔 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-137702
公開番号(公開出願番号):特開平8-055983
出願日: 1995年06月05日
公開日(公表日): 1996年02月27日
要約:
【要約】 (修正有)【目的】半導体ポリサイド処理における集塊および転移を防止する。【構成】半導体基板5上にドープ・ポリシリコン層15を形成し、ドープ・ポリシリコン層の上に窒素含有導電層20を形成し、窒素含有導電層に含まれる窒素がこの導電層の熱安定性を改善し、窒素含有導電層およびドープされたポリシリコン層をパターニングして導体25を形成する。
請求項(抜粋):
(a)半導体基板を設ける工程と、(b)前記半導体基板上にドープ・ポリシリコン層を形成する工程と、(c)前記ドープ・ポリシリコン層上に窒素含有導電層を形成する工程と、(d)前記窒素含有導電層およびドープ・ポリシリコン層をパターニングして導体を形成する工程を含む、ことを特徴とする導体の製造方法。
IPC (5件):
H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/285 ,  H01L 21/285 301 ,  H01L 21/324
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る