特許

J-GLOBAL ID：200903028043247945

クロック信号発生回路

発明者： 布施 武司 ,  五十嵐 稔行 ,  谷 昌昭 ,  藤田 淳 ,  田子 治 ,  小出 薫生 ,  杉本 高志
出願人/特許権者： 富士通株式会社
代理人 (1件)： 石田 敬 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-188343
公開番号（公開出願番号）：特開平8-054955
出願日： 1994年08月10日
公開日（公表日）： 1996年02月27日
要約：

【要約】【目的】 マイクロコントローラシステムにおけるクロック信号発生回路に関し、必要最低限の速度でマイクロコントローラシステムを動作させて消費電力の最適化を行うことを主たる目的とする。【構成】 CPU2および複数の機能ブロック31, 32, ...に供給するクロック信号を発生するクロック信号発生回路であって、基本となるクロック信号CKを分周した複数のクロック信号を発生し、該基本となるクロック信号のアクティブな状態またはインアクティブな状態を一回以上抑止することで該基本となるクロックの整数倍の周期のクロック信号を発生するクロック発生部1と、前記クロック発生部1からの複数のクロック信号を受け取り、前記CPUおよび前記機能ブロック2, 31, 32, ...に対してそれぞれ独立に所定のクロック信号を選択して供給する複数のクロック選択部40, 41, 42, ...とを具備するように構成する。

請求項（抜粋）：

CPU(2)および複数の機能ブロック(31, 32, ...) に供給するクロック信号を発生するクロック信号発生回路であって、基本となるクロック信号(CK)を分周した複数のクロック信号を発生し、該基本となるクロック信号のアクティブな状態またはインアクティブな状態を一回以上抑止することで該基本となるクロックの整数倍の周期のクロック信号を発生するクロック発生部(1)と、前記クロック発生部からの複数のクロック信号を受け取り、前記CPUおよび前記機能ブロック(2, 31, 32, ...) に対してそれぞれ独立に所定のクロック信号を選択して供給する複数のクロック選択部(40, 41, 42, ...)とを具備するクロック信号発生回路。

IPC (3件)：

G06F 1/06 ,  G06F 1/04 301 ,  G06F 1/08

FI (2件)：

G06F 1/04 310 A ,  G06F 1/04 320 B

引用特許：

審査官引用 (3件)

• クロック供給装置
  公報種別：公開公報   出願番号：特願平4-046566   出願人：富士通株式会社
• クロック切り換え回路
  公報種別：公開公報   出願番号：特願平4-137926   出願人：三菱電機株式会社
• 特開昭60-020243