特許
J-GLOBAL ID：200903028056208418
トップゲート型薄膜トランジスタの形成方法
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
伊東 忠彦
, 大貫 進介
, 伊東 忠重
公報種別：公開公報
出願番号（国際出願番号）：特願2003-334774
公開番号（公開出願番号）：特開2004-200651
出願日： 2003年09月26日
公開日（公表日）： 2004年07月15日
要約：
【課題】 従来の技術よりも少ない回数のレチクルを用いたトップゲート型薄膜トランジスタ(TFT)の形成方法を提供する。【解決手段】 第1レクチルを用いて、フォトリソグラフィ処置を行うことによって、アクティブ領域のシリコン層の上に第1フォトレジスト層が形成され、第1フォトレジスト層は、厚いフォトレジスト層の部分と薄いフォトレジスト層の部分を有し、また厚いフォトレジスト層の部分は、チャネル領域に対応する。よって、Siアイランドのチャネル領域とソース/ドレイン領域は、同じパターニング工程によって定義される。更に、SiアイランドのゲートとLDD領域第2レクチルと背面露出プロセスを用いたフォトリソグラフィ処置によって定義される。【選択図】 図2B
請求項（抜粋）：
少なくとも一つの所定のアクティブ領域を有し、前記アクティブ領域にチャネル領域を含んだ透明基板を提供するステップ、
前記基板の上にシリコン層を形成するステップ、
前記アクティブ領域の前記シリコン層の上に、第1レクチルを用い、厚いフォトレジスト層の部分と前記チャネル領域に対応する薄いフォトレジスト層の部分を有する第1フォトレジスト層を形成するステップ、
前記第1フォトレジスト層をマスクとして用い、前記アクティブ領域の前記基板の上にSiアイランドを形成するために前記シリコン層の一部分を取り除き、同時にチャネル領域でSiアイランドを露出するために前記フォトレジスト層の部分を取り除くステップ、
前記厚いフォトレジスト層の部分をマスクとして用い、チャネル領域の前記Siアイランドに不純物を注入するステップ、および
前記厚いフォトレジスト層の部分を取り除くステップを含むトップゲート型薄膜トランジスタの形成方法。
IPC (3件)：
H01L21/336
, H01L21/027
, H01L29/786
H01L29/78 627C
, H01L29/78 616N
, H01L29/78 616A
, H01L21/30 502P
, H01L21/30 514C
5F046AA28
, 5F046BA04
, 5F046CB17
, 5F110AA16
, 5F110BB01
, 5F110BB10
, 5F110CC02
, 5F110DD02
, 5F110EE03
, 5F110EE04
, 5F110FF02
, 5F110GG02
, 5F110GG13
, 5F110GG15
, 5F110GG52
, 5F110HJ13
, 5F110HM15
, 5F110QQ02
, 5F110QQ11
, 5F110QQ12
