特許
J-GLOBAL ID：200903051078788797

薄膜半導体装置の製造方法及びそのレジストパターン形成方法

発明者：
高橋 美朝

高橋 美朝 について


出願人/特許権者：
NEC液晶テクノロジー株式会社

NEC液晶テクノロジー株式会社 について


代理人 (2件)： 後藤 洋介 ,  池田 憲保
公報種別：公開公報
出願番号（国際出願番号）：特願2002-163083
公開番号（公開出願番号）：特開2004-014622
出願日： 2002年06月04日
公開日（公表日）： 2004年01月15日
要約：
【課題】工程の簡略化を実現すると共に複数のマスクによる目合わせを回避してアライメント精度を向上させることができる。【解決手段】フォトマスクにハーフトーン領域を有するハーフトーンマスクを用いて生成された異なる複数パターンに対応する複数の異なる膜厚領域を有するレジスト層14aを用いて、まず、最薄膜厚を形成する透過パターン部2を開口パターンとしてガラス基板11の表面に形成された下地シリコン層13をエッチング処理し、アライメントパターン4を成形する。次いで、レジスト層14aの表面をアッシングにより全体的に除去してメインパターン領域5で下地シリコン層13aを露出し、レジスト層14aの全面にイオン注入することにより、下地シリコン層13aにおけるメインパターン領域5のみがドーピングされる。エッチングに続く工程はドーピングに限定されない。【選択図】 図1
請求項（抜粋）：
基板表面上に下地シリコン層を形成する工程と、複数のそれぞれが異なるパターンに対応する複数の異なる膜厚領域をレジストパターンとして前記下地シリコン層の表面上に形成する工程と、下地を露出させる際に前記レジストパターンの最薄膜厚領域をアッシングにより除去する少なくとも一つの工程と、前記レジストパターンをマスクにして最初の開口パターンをエッチングすることにより前記下地シリコン層にアライメントパターンを形成する工程と、前記アッシングにより再生されたレジストパターンをマスクにして前記アライメントパターン以外を形成する工程とを備えることを特徴とする薄膜半導体装置の製造方法。
IPC (4件)：
H01L21/027 ,  G03F7/20 ,  H01L21/336 ,  H01L29/786
FI (4件)：
H01L21/30 520B ,  G03F7/20 521 ,  H01L21/30 502P ,  H01L29/78 627C
Fターム (18件)：
5F046AA25 ,  5F046CB17 ,  5F046FC01 ,  5F046FC02 ,  5F110AA16 ,  5F110AA30 ,  5F110BB01 ,  5F110DD02 ,  5F110DD13 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110GG25 ,  5F110GG32 ,  5F110GG52 ,  5F110PP35 ,  5F110QQ01 ,  5F110QQ02
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM