特許

J-GLOBAL ID：200903028084872706

半導体素子の高誘電体キャパシタ製造方法

発明者： 京 金 民 ,  林 燦 ,  李 吉 鎬 ,  朴 基 善
出願人/特許権者： 現代電子産業株式会社
代理人 (1件)： 中川 周吉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-366829
公開番号（公開出願番号）：特開2000-228507
出願日： 1999年12月24日
公開日（公表日）： 2000年08月15日
要約：

【要約】 (修正有)【課題】 BST膜蒸着後の薄膜内に含まれた炭素及び薄膜蒸着時に誘発された酸素欠乏欠陥を効率よく取り除くことのできる半導体素子の高誘電体キャパシタ製造方法を提供すること。【解決手段】 本発明の半導体素子の高誘電体キャパシタ製造方法は、所定の下部層上に下部電極用伝導膜を形成する第1段階と、前記下部電極用伝導膜の上部にタンタル酸化膜を形成する第2段階と、オゾンガスを用いて前記タンタル酸化膜をプラズマ処理する第3段階と、前記タンタル酸化膜の上部に上部電極用伝導膜を形成する第4段階とを含んでなる。

請求項（抜粋）：

所定の下部層上に下部電極用伝導膜を形成する第1段階と、前記下部電極用伝導膜上にタンタル酸化膜を形成する第2段階と、オゾンガスを用いて前記タンタル酸化膜をプラズマ処理する第3段階と、前記タンタル酸化膜上に上部電極用伝導膜を形成する第4段階とを含んでなることを特徴とする半導体素子の高誘電体キャパシタ製造方法。

IPC (6件)：

H01L 27/108 ,  H01L 21/8242 ,  C23C 16/40 ,  H01L 21/316 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

H01L 27/10 651 ,  C23C 16/40 ,  H01L 21/316 X ,  H01L 27/04 C

引用特許：

審査官引用 (4件)

• 強誘電性メモリ回路の形成方法及び強誘電性コンデンサの形成方法
  公報種別：公開公報   出願番号：特願平5-035838   出願人：ラムトロン・インターナショナル・コーポレーション
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-302472   出願人：日本電気株式会社
• 半導体装置のキャパシタ製造方法
  公報種別：公開公報   出願番号：特願平10-024385   出願人：三星電子株式会社
• 半導体記憶装置およびその製造方法
  公報種別：公開公報   出願番号：特願平7-278924   出願人：三菱電機株式会社