特許

J-GLOBAL ID：200903028085519040

半導体装置の製造方法及び半導体装置

発明者： 笠井 厚
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 柳瀬 睦肇 ,  宇都宮 正明 ,  渡部 温
公報種別：公開公報
出願番号（国際出願番号）：特願2004-180889
公開番号（公開出願番号）：特開2006-005213
出願日： 2004年06月18日
公開日（公表日）： 2006年01月05日
要約：

【課題】 保護回路により、プラズマ処理に伴うチャージングを抑え、かつエッチング工程に依存しない保護回路との切り離しを実現する半導体装置の製造方法及び半導体装置を提供する。【解決手段】 素子分離領域11に囲まれた基板10上にゲート酸化膜12、ゲート電極13を形成する。スクライブ領域14では保護ダイオードD1のPN接合部15を形成する。層間絶縁膜16、ビア接続部17の形成後、第1層目の金属配線層181でゲート電極13に関係する回路配線の一部を形成する。その際、ゲート電極13とPN接合部15の一方端が結ばれる電荷放電経路用の接続構成CNTも同時に形成する。これにより、ゲート電極13は保護ダイオードD1と電気的に接続され、以降、プラズマ処理を伴う工程を経てもチャージングは回避される。【選択図】 図1

請求項（抜粋）：

半導体基板表面に絶縁膜を形成する工程と、 前記絶縁膜上に素子用の導電部材を形成する工程と、 半導体基板のスクライブ領域に少なくともPN接合部を形成する工程と、 少なくとも前記導電部材と前記PN接合部の一方端が結ばれる接続構成を含む配線層を形成する工程と、 前記配線層に繋がる外部端子を形成する工程と、 前記半導体基板を前記スクライブ領域に沿って切断する工程と、 を含む半導体装置の製造方法。

IPC (2件)：

H01L 27/04 ,  H01L 21/822

FI (1件)：

H01L27/04 H

Fターム (5件)：

5F038BH04 ,  5F038BH09 ,  5F038BH11 ,  5F038CA13 ,  5F038EZ20

引用特許：

出願人引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-065768   出願人：宮崎沖電気株式会社, 沖電気工業株式会社