特許
J-GLOBAL ID：200903028099163299
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-189930
公開番号（公開出願番号）：特開平7-045067
出願日： 1993年07月30日
公開日（公表日）： 1995年02月14日
要約：
【要約】【目的】バースト終了後にパイプライン制御信号の動作を止め、全力カラムスイッチをディセーブルにして、シンクロナスDRAMの動作電流を削減する。また、自動プリチャージ機能で、システムの電流を削減する。【構成】バーストの開始とともにハイレベル、バーストの最後のサイクルの途中でイネーブルになる終了検知信号159によりロウレベルとなるフラグ信号158、またはそのシフトレジスタ出力信号と内部クロック信号151,183,184の論理積で、パイプライン制御パルス信号154,155,156,157を発生する。これにより不要時に制御信号を止め、またハザードを防止する。また、バースト終了後に、カラムデコーダイネーブル信号186をロウレベルにしてからカラムスイッチラッチ信号154を1回クロッキングさせて、全カラムスイッチをディセーブルにする。自動プリチャージは、フラグ信号158と終了信号159の論理積、またはそのシフトレジスタ出力で開始する。
請求項（抜粋）：
外部入力されたクロック信号に同期して発生する制御信号によって動作する半導体記憶装置において、該制御信号は、内部発生するフラグ信号と該クロック信号の論理積であることを特徴とする半導体記憶装置。
FI (2件)：
G11C 11/34 362 C
, G11C 11/34 362 Z
