特許
J-GLOBAL ID:200903028147711554

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 伊東 忠彦
公報種別:公開公報
出願番号(国際出願番号):特願平11-040144
公開番号(公開出願番号):特開2000-243782
出願日: 1999年02月18日
公開日(公表日): 2000年09月08日
要約:
【要約】【課題】本発明はインターポーザを内設すると共に小型薄型化が図られた半導体装置およびその製造方法に関し、小型化及び高密度化に対応すると共に製造工程の簡略化を図ることを課題とする。【解決手段】電極15が形成された半導体素子11と、外部接続端子となるはんだバンプ13と、この半導体素子11とはんだバンプ13とを電気的に接続するインターポーザ12とを具備する半導体装置において、インターポーザ12に貫通孔21及び配線パターン17を形成する。貫通孔21は、電極15と対応する位置に形成する。また、配線パターン17は、その一端部に貫通孔21内に延出した素子接続用端子部18を形成すると共に、他端部にバンプ接続用端子部19が形成される。このバンプ接続用端子部19は、貫通孔21から離間した位置に配設される。更に、電極15と素子接続用端子部18を、貫通孔21に配設されたはんだ23(導電性接合材)により電気的及び機械的に接合する。
請求項(抜粋):
回路形成面に電極が形成されてなる半導体素子と、実装基板に接続される外部接続端子と、該外部接続端子と前記半導体素子とを電気的に接続するインターポーザとを具備する半導体装置において、前記インターポーザに、前記電極と対応する位置に形成された貫通孔と、一端部が前記貫通孔内に延出して素子接続用端子部を形成すると共に他端部が前記貫通孔の配設位置と異なる位置に引き出されて前記外部接続端子が接合される端子接続用端子部を形成する配線パターンとを設け、かつ、前記電極と前記素子接続用端子部とが、前記貫通孔に配設された導電性接合材により電気的及び機械的に接合される構成としたことを特徴とする半導体装置。
IPC (2件):
H01L 21/60 311 ,  H01L 23/12
FI (2件):
H01L 21/60 311 R ,  H01L 23/12 Q
Fターム (4件):
5F044KK03 ,  5F044KK11 ,  5F044LL02 ,  5F044QQ06
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る