特許
J-GLOBAL ID：200903028148393378

メモリLSI検査装置

発明者：
浜田 弘幸

浜田 弘幸 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平10-051134
公開番号（公開出願番号）：特開平11-251389
出願日： 1998年03月03日
公開日（公表日）： 1999年09月17日
要約：
【要約】【課題】 電気的な不良アドレスと外観の欠陥箇所を対応させて一括して検査することができるLSI検査装置を提供する。【解決手段】 電気的不良の物理アドレスを観測座標に変換する際に、セルブロックエッジ座標と、セルブロックの物理アドレスサイズとを使用し、セルブロック中を物理アドレスサイズで等分した大きさのセルユニットを物理アドレス個数分カウントした箇所の座標を観測座標とする。この観測座標を観測することにより、外観の欠陥個所を電気的不良の物理アドレスと対応させて検査できる。
請求項（抜粋）：
メモリLSI上の選択するメモリセルを、アドレスピンによって決定されるセル論理アドレスと、メモリセルの実際のチップ上の配列順で表されるセル物理アドレスと、場所を示す寸法の座標と、により表現し、電気的なアドレスと実物観測を一体化して検査するメモリLSI検査装置において、セル論理アドレス記憶部と、セル物理アドレス記憶部と、前記セル論理アドレスから前記セル物理アドレスへの変換又は前記セル物理アドレスから前記セル論理アドレスへの変換を行うアドレス変換部と、セルブロックエッジ座標入力部と、セルブロックエッジ座標記憶部と、観測箇所を座標として記憶する観測座標記憶部と、前記観測座標記憶部における座標の箇所を観測する観測部と、物理アドレスサイズ記憶部と、前記セルブロックエッジ座標とセルブロックの物理アドレスサイズから、セルブロック中を物理アドレスサイズで等分した大きさのセルユニットを物理アドレス個数分カウントした箇所の座標を演算し、これを前記観測座標記憶部に記憶させると共に、前記観測座標記憶部の観測座標から対応するセル物理アドレスを算出して前記セル物理アドレス記憶部に記憶させる演算部と、を有することを特徴とするメモリLSI検査装置。
IPC (3件)：
H01L 21/66 ,  G01R 31/28 ,  G11C 29/00 655
FI (5件)：
H01L 21/66 W ,  H01L 21/66 F ,  H01L 21/66 J ,  G11C 29/00 655 D ,  G01R 31/28 B
引用特許：
審査官引用 (3件)
  • 特開平4-225252
  • メモリテスタ
    公報種別：公開公報   出願番号：特願平4-294059   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
  • 特開昭62-169342

前のページに戻る

TOP

BOTTOM