特許
J-GLOBAL ID：200903028237635229

半導体素子のコンタクトプラグの形成方法

発明者：
權 判起

權 判起 について

, 
李 相益

李 相益 について


出願人/特許権者：
株式会社ハイニックスセミコンダクター

株式会社ハイニックスセミコンダクター について


代理人 (2件)： 荒船 博司 ,  荒船 良男
公報種別：公開公報
出願番号（国際出願番号）：特願2003-188298
公開番号（公開出願番号）：特開2004-056130
出願日： 2003年06月30日
公開日（公表日）： 2004年02月19日
要約：
【課題】本発明は、各層に対する研磨選択比が類似する酸化膜用CMPスラリーを利用し、膜のディッシング現象を最小化させて素子の特性劣化を防止し、それに伴う半導体素子の収率、特性及び信頼性を向上させたコンタクトプラグを形成し、高集積化された半導体素子を製造する。【解決手段】酸化剤を含むpH2〜7の酸性の酸化膜用CMPスラリーを利用し、ハードマスク窒化膜が露出するまで多結晶シリコン層及び層間絶縁膜層に対するCMP工程を行う段階を含むことを特徴とする。【選択図】 図4
請求項（抜粋）：
半導体基板の上部にワードライン用導電体及びハードマスク窒化膜が順次形成されたワードラインパターンを形成する段階、 前記ワードラインパターンの側面に窒化膜スペーサを形成する段階、 前記ワードラインパターンの上部に平坦化された層間絶縁膜層を形成する段階、 前記層間絶縁膜を基板が露出するまでエッチングしてコンタクトホールを形成する段階、 前記コンタクトホールが形成された層間絶縁膜の全面に対し多結晶シリコン層を形成する段階、及び 酸化剤を含むpH2〜7の酸性の酸化膜用CMPスラリーを利用し、前記ハードマスク窒化膜が露出するまで前記多結晶シリコン層及び層間絶縁膜層に対するCMP工程を行う段階を含むことを特徴とする半導体素子のコンタクトプラグの形成方法。
IPC (6件)：
H01L21/3205 ,  B24B37/00 ,  H01L21/28 ,  H01L21/304 ,  H01L21/306 ,  H01L21/768
FI (9件)：
H01L21/88 K ,  B24B37/00 H ,  H01L21/28 L ,  H01L21/28 301A ,  H01L21/304 622D ,  H01L21/304 622X ,  H01L21/88 P ,  H01L21/306 M ,  H01L21/90 C
Fターム (56件)：
3C058AA07 ,  3C058AA09 ,  3C058DA13 ,  3C058DA17 ,  4M104AA01 ,  4M104BB01 ,  4M104BB40 ,  4M104CC01 ,  4M104DD04 ,  4M104DD08 ,  4M104DD09 ,  4M104DD19 ,  4M104DD34 ,  4M104DD55 ,  4M104DD71 ,  4M104DD75 ,  4M104FF07 ,  4M104HH12 ,  4M104HH14 ,  4M104HH20 ,  5F033JJ04 ,  5F033JJ05 ,  5F033JJ06 ,  5F033KK01 ,  5F033LL04 ,  5F033NN31 ,  5F033NN40 ,  5F033PP19 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ19 ,  5F033QQ28 ,  5F033QQ30 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ49 ,  5F033QQ50 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR15 ,  5F033SS15 ,  5F033TT08 ,  5F033WW00 ,  5F033WW04 ,  5F033XX00 ,  5F033XX01 ,  5F033XX03 ,  5F033XX04 ,  5F043AA10 ,  5F043AA31 ,  5F043BB03 ,  5F043BB22 ,  5F043DD16 ,  5F043FF07 ,  5F043GG03
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM