特許
J-GLOBAL ID：200903049302709283
半導体素子の自己整合コンタクト構造体の形成方法及びこれによって形成された自己整合コンタクト構造体
発明者：
,
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-013795
公開番号（公開出願番号）：特開2001-284452
出願日： 2001年01月22日
公開日（公表日）： 2001年10月12日
要約：
【要約】【課題】 自己整合コンタクト構造体の形成方法及びこれによって形成された自己整合コンタクト構造体を提供する。【解決手段】 半導体基板上に相平行した配線パターンを形成し、配線パターンの側壁の一部分に上部幅が下部幅より広いスペーサーを形成する。スペーサーは配線パターンの側壁を覆うエッチング阻止ライナーと、エッチング阻止ライナーの上部側壁を覆う上部スペーサーを含む。又、スペーサーはエッチング阻止ライナーの下部側壁を覆う犠牲絶縁膜残余物を含むこともできる。犠牲絶縁膜残余物の幅は上部スペーサーの幅より狭い。犠牲絶縁膜残余物と半導体基板の間にはエッチング阻止ライナーの延長部が介在される。
請求項（抜粋）：
半導体基板上に相平行した複数の絶縁された配線パターンを形成する段階と、前記複数の配線パターンが形成された結果物の全面にエッチング阻止膜を形成する段階と、前記複数の配線パターンの間の下部ギャップ領域(lower gap region)内に前記エッチング阻止膜によって囲まれた犠牲絶縁膜パターンを形成する段階と、前記配線パターンの上部側壁(upper sidewall)及び前記犠牲絶縁膜パターンの縁側領域を覆う上部スペーサーを形成する段階と、前記上部スペーサーが形成された結果物の全面に層間絶縁膜を形成する段階と、前記エッチング阻止膜及び前記上部スペーサーをエッチングマスクとして使用して前記層間絶縁膜及び前記犠牲絶縁膜パターンをエッチングして、前記複数の配線パターンの間の所定領域を貫通するホールを形成する段階と、前記ホールによって露出された少なくとも前記犠牲絶縁膜パターンを等方性エッチングして前記ホールを拡張させる段階と、前記拡張させたホールの底に露出された前記エッチング阻止膜を除去して前記複数の配線パターンの間の所定領域を貫通する自己整合コンタクトホールを形成する段階とを含むことを特徴とする自己整合コンタクト構造体の形成方法。
IPC (6件)：
H01L 21/768
, H01L 21/28
, H01L 21/8234
, H01L 27/088
, H01L 27/108
, H01L 21/8242
H01L 21/28 L
, H01L 21/90 D
, H01L 27/08 102 D
, H01L 27/10 681 F
