特許
J-GLOBAL ID：200903028288284404

半導体チップキャリヤ

発明者：
青木 重憲

青木 重憲 について

, 
染田 博樹

染田 博樹 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-019708
公開番号（公開出願番号）：特開平9-213835
出願日： 1996年02月06日
公開日（公表日）： 1997年08月15日
要約：
【要約】【課題】 支持基板の一方の面に半導体チップが接続され、他方の面に配線基板が接続される半導体チップキャリヤに関し、実装密度を低下させることなくスイッチングノイズの低減及び信号反射の抑制を図ることを目的とする。【解決手段】 支持基板4の一方の面に接地層5及び電源層6からなる一対の金属膜とその間に挟まれた誘電体層7が積層されて成る薄膜キャパシタが形成され、他方の面に薄膜抵抗8が形成されるように構成する。
請求項（抜粋）：
支持基板の一方の面に半導体チップが接続され、他方の面に配線基板が接続される半導体チップキャリヤにおいて、該支持基板の一方の面に接地層及び電源層からなる一対の金属膜とその間に挟まれた誘電体層が積層されて成る薄膜キャパシタが形成され、該支持基板の他方の面に薄膜抵抗が形成されていることを特徴とする半導体チップキャリヤ。
FI (2件)：
H01L 23/12 B ,  H01L 23/12 E
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM