半導体装置およびその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：碓氷裕彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-104159
公開番号（公開出願番号）：特開平8-306914
出願日： 1995年04月27日
公開日（公表日）： 1996年11月22日
要約：

【要約】【目的】バスタブ形状の溝を有するパワーMOSFETにおいて、スイッチングスピードを速く、ゲート酸化膜の破壊電界強度を高くすることである。【構成】溝底面のゲート酸化膜(8)を厚膜化した構造とし、すなわちゲート電極(9)と第1導電型の半導体基板(1)が対向する部分のゲート酸化膜(8)が膜厚が厚くなっているため、ゲート電極と第1導電型の半導体基板との間の酸化膜容量が小さくなる。従って、ゲート酸化膜の入力容量や出力容量が小さくでき、スイッチング時間を短縮できるためスイッチング損失を小さくでき、さらに、溝底面のゲート酸化膜の膜厚が厚膜化されているため、ゲート酸化膜の破壊電界強度を大きくすることができる。

請求項（抜粋）：

第1導電型の半導体基板と、前記半導体基板の主表面側に形成され、前記主表面から所定の深さを有するとともに前記主表面と略平行な面を有する底面、及び前記主表面と前記底面とを連続的に結ぶ側面、からなる溝部と、前記溝部における前記側面を含み、前記主表面側から前記底面よりも深い位置まで形成された第2導電型のベース層と、前記ベース層内における前記主表面側に形成され、前記溝部における前記側面にチャネル領域を形成させるソース層と、前記ベース層と前記ソース層の表面に形成されたソース電極層と前記半導体基板の溝部の前記側面及び前記底面を含む領域表面に、ゲート酸化膜を介して形成されたゲート電極と、前記第1導電型の半導体基板と前記第1導電型の半導体基板より高濃度であるドレイン層を介して接触するドレイン電極を備えるユニットセル構造の半導体装置であって、前記溝部の側面及び底面を含む領域の表面に形成されたゲート酸化膜は、前記主表面から溝部の入口部分までの上面部と、前記溝部の入口部分から底面までの側面部と、前記溝部の底面部分の底面部とから成り、前記ゲート絶縁膜の底面部の膜厚は、前記側面部の膜厚より厚いことを特徴とする半導体装置。

FI (2件)：

H01L 29/78 652 K , H01L 29/78 653 A

引用特許：

審査官引用 (19件)

特開平2-051279
特開平1-192175
特開昭62-012167

全件表示

前のページに戻る