リストベクトル処理装置

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-249350
公開番号（公開出願番号）：特開平9-091202
出願日： 1995年09月27日
公開日（公表日）： 1997年04月04日
要約：

【要約】【課題】 1回のアドレス変換で複数要素のアドレス変換を可能とし、リストベクトル命令を高速に処理する。【解決手段】アドレス変換バッファ400〜403からは、論理ページアドレスを上位Mビットと下位Nビットに分けた場合、連続する2のN乗数個のページ変換データが同時に得られる構成を採っている。ページアドレス一致検出回路200は、リストアドレスレジスタ100〜103の各論理ページアドレスの一致を検出し、先頭要素アドレス選択回路300は一致情報を基に同時処理が可能な要素を選出する。実アドレス生成回路600は、同時処理が可能な要素内の、1つの要素に対し、アドレス変換バッファ400〜403を索引して得られる2のN乗数個のページベースアドレスを、同時処理が可能な要素のページベースアドレスとして、実アドレスを生成する。

請求項（抜粋）：

プログラムでアクセス可能な論理アドレス空間を、論理ページアドレスの上位Mビットと、下位NビットのM+Nビットによって分割したページ対応にエントリを有し、それぞれが前記Nビットの内容を同一とし、かつ2のM乗数個のアドレス変換データの全部、もしくは一部を格納する2のN乗数個のアドレス変換バッファを備えたリストベクトル処理装置において、複数リストベクトルアドレスのうちの先頭要素の論理ページアドレスの前記Mビットの内容で、2のN乗数個の前記アドレス変換バッファをアクセスし、得られた2のN乗数個のページ変換データを、前記先頭要素の論理ページアドレスの前記Nビットの内容で選択するアドレス変換バッファ索引手段と、前記先頭要素の論理ページアドレスM+Nビットの内容と、その他の複数リストベクトルアドレスの、論理ページアドレスM+Nビットの内容とが一致しているかチェックするページアドレス一致検出手段とを設け、該チェックの結果に基づき、同一ページ内に収まっている複数個要素については、同時にアドレス変換を行うことを特徴とするリストベクトル処理装置。

IPC (3件)：

G06F 12/10 , G06F 12/02 570 , G06F 17/16

FI (3件)：

G06F 12/10 A , G06F 12/02 570 A , G06F 15/347 B

引用特許：

審査官引用 (5件)

特開昭60-027047
特開昭63-136259
特開昭60-132253

全件表示

前のページに戻る