特許

J-GLOBAL ID：200903028484633280

半導体集積回路装置

発明者： 西尾 洋二 ,  神長 保男 ,  小林 勇 ,  山本 順彦 ,  堀野 望
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 鵜沼 辰之
公報種別：公開公報
出願番号（国際出願番号）：特願平5-093146
公開番号（公開出願番号）：特開平6-310688
出願日： 1993年04月20日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】 高速論理回路及び高密度メモリに展開できるマスタスライス型LSI用の基本セルを提供すること。【構成】 基本セルを一対のPMOS1,NMOS4,PMOS7,NMOS10で構成し、各MOSのMOSチャネル幅W内のコンタクト孔としてVcc電源線50,52またはGND電源線51,53に接続されるコンタクト孔17の他に、3個のコンタクト孔が各電源線と交差する方向に形成している。

請求項（抜粋）：

回路基板上に半導体素子形成層が積層され、半導体素子形成層上に配線層が積層され、半導体素子形成層に半導体素子としてPMOSとNMOSが形成され、配線層に電源線が配線され、半導体素子の電極と配線層の配線とを接続するためのコンタクト孔が形成された半導体集積回路装置において、半導体素子形成層にPMOSとNMOSの各ゲート電極が電源線と交差する方向に形成され、PMOSが形成された半導体素子形成層及びNMOSが形成された半導体素子形成層には信号線幅の電源線に接続されるコンタクト孔の他に、MOSチャネル幅内のコンタクト孔として3個のコンタクト孔が電源線と交差する方向に形成されていることを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 27/118 ,  H01L 21/82

FI (2件)：

H01L 21/82 M ,  H01L 21/82 L

引用特許：

審査官引用 (4件)

• 特開平3-022477
  
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平3-164571   出願人：ソニー株式会社
• 特開平2-003279
  
• 特開平3-250664