特許
J-GLOBAL ID：200903028527945183

DRAMシステム、DRAMシステムの動作方法

発明者：
片山 泰尚

片山 泰尚 について


出願人/特許権者：
インターナショナル・ビジネス・マシーンズ・コーポレイション

インターナショナル・ビジネス・マシーンズ・コーポレイション について


代理人 (1件)： 合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-317926
公開番号（公開出願番号）：特開平9-161471
出願日： 1995年12月06日
公開日（公表日）： 1997年06月20日
要約：
【要約】【課題】高密度・高バンド幅を有する、低コストな単一チップ実装DRAMアレイを提供すること。【解決手段】同一の基板1上に実装された複数のステージ12からなるパイプライン化されたDRAMアレイ10と、DRAMアレイ10を制御する制御論理11と、DRAMアレイからフェッチしたデータを格納するバッファ手段13とからなる単一チップDRAMシステムであり、制御論理11は複数のステージの動作を制御するための信号を生成する。パイプライン12の最終ステージはバッファ手段13からバーストモードでデータを入出力するステージである。
請求項（抜粋）：
チップと上記チップ上に実装された複数のステージからなるパイプライン化されたDRAMアレイと上記チップ上に実装された上記DRAMアレイを制御する制御論理とからなるDRAMシステムであって、上記制御論理が上記複数のステージの動作を制御するための信号を生成することを特徴とする、DRAMシステム。
IPC (2件)：
G11C 7/00 312 ,  G11C 11/401
FI (2件)：
G11C 7/00 312 C ,  G11C 11/34 362 C
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM