特許

J-GLOBAL ID：200903028566509064

半導体素子

発明者： 福島 伸 ,  菅原 幸江 ,  山口 豪
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-290937
公開番号（公開出願番号）：特開2002-100767
出願日： 2000年09月25日
公開日（公表日）： 2002年04月05日
要約：

【要約】【課題】 高誘電率であるとともに界面特性を良好に保持することが可能なゲート絶縁膜を有するMOS電界効果トランジスタを提供する。【解決手段】 Siを主成分とする半導体基板(1)と、前記半導体基板上に直接接合してエピタキシャル成長されたペロブスカイト誘電体を含むゲート絶縁膜(3)とを具備するMOS電界効果トランジスタである。前記ペロブスカイト誘電体の格子定数は3.84Å<a<3.88Åであることを特徴とする。前記ペロブスカイト誘電体は、Sr<SB>1-x</SB>Ca<SB>x</SB>Ti<SB>1-y</SB>Zr<SB>y</SB>O<SB>3-d</SB>(0.8≦x≦1.0、0≦y≦0.5、dは酸素欠損を表わし、0≦d≦0.1である。)で表わされる組成を有することが好ましい。

請求項（抜粋）：

Siを主成分とする半導体基板と、前記半導体基板上に直接接合してエピタキシャル成長されたペロブスカイト誘電体を含むゲート絶縁膜とを具備し、前記ペロブスカイト誘電体の格子定数は3.84Å<a<3.88Åであることを特徴とするMOS電界効果トランジスタ。

IPC (4件)：

H01L 29/78 ,  H01L 21/203 ,  H01L 21/316 ,  H01L 29/786

FI (6件)：

H01L 21/203 M ,  H01L 21/316 B ,  H01L 21/316 M ,  H01L 29/78 301 G ,  H01L 29/78 617 T ,  H01L 29/78 618 B

Fターム (52件)：

5F040DA01 ,  5F040DA06 ,  5F040DA14 ,  5F040DC01 ,  5F040EB12 ,  5F040EC07 ,  5F040ED01 ,  5F040ED02 ,  5F040ED03 ,  5F040ED07 ,  5F040EK05 ,  5F040EL06 ,  5F040FA07 ,  5F040FC05 ,  5F040FC19 ,  5F058BA11 ,  5F058BA20 ,  5F058BD01 ,  5F058BD05 ,  5F058BD18 ,  5F058BF04 ,  5F058BF20 ,  5F058BJ01 ,  5F103AA04 ,  5F103DD30 ,  5F103GG01 ,  5F103HH03 ,  5F103LL07 ,  5F103LL14 ,  5F103PP01 ,  5F103RR05 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110FF01 ,  5F110FF06 ,  5F110FF09 ,  5F110FF27 ,  5F110GG01 ,  5F110GG02 ,  5F110GG19 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HL03 ,  5F110HL23 ,  5F110NN02 ,  5F110NN23 ,  5F110NN35 ,  5F110NN62 ,  5F110NN65

引用特許：

出願人引用 (3件)

• 高誘電率誘電体薄膜の製造方法
  公報種別：公開公報   出願番号：特願平4-287767   出願人：富士通株式会社
• 電子デバイスおよびその製造方法
  公報種別：公開公報   出願番号：特願平5-102511   出願人：三菱電機株式会社
• 機能性薄膜積層体
  公報種別：公開公報   出願番号：特願平4-023180   出願人：株式会社リコー, リコー応用電子研究所株式会社

審査官引用 (2件)

• 高誘電率誘電体薄膜の製造方法
  公報種別：公開公報   出願番号：特願平4-287767   出願人：富士通株式会社
• 電子デバイスおよびその製造方法
  公報種別：公開公報   出願番号：特願平5-102511   出願人：三菱電機株式会社

引用文献：

出願人引用 (1件)

• Crystalline Oxides on Silicon: The First Five Monolayers