特許
J-GLOBAL ID:200903028611452834
レベル検知回路及びこれを使用した昇圧電源発生回路
発明者:
,
,
,
出願人/特許権者:
,
代理人 (1件):
前田 弘 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-280918
公開番号(公開出願番号):特開平7-006582
出願日: 1993年11月10日
公開日(公表日): 1995年01月10日
要約:
【要約】【目的】 基準レベルの電位を変動させない昇圧電源のレベル検知回路を実現する。【構成】 基準電位発生部121は、第1の電源124からPMOSトランジスタ161のしきい値電圧分だけ低い基準電位129を発生する。レベル検知部122は、ダイオード型のNMOSトランジスタ128と、前記基準電位129をゲートに入力したPMOSトランジスタ170とを有する。昇圧電源120が第1の電源124よりNMOSトランジスタ28のしきい値電圧だけ高くなったときにのみ昇圧電源120と接地電源125間に電流が流れ、出力132がHレベルになる。この時、昇圧電源120からの電流は第1の電源124には流れない。従って、基準電位のレベルを上昇させずに昇圧レベルの検知が可能であり、基準電位のレベルの上昇に起因するチップの誤動作がなくなる。
請求項(抜粋):
第1のNMOSトランジスタで作られている電流源と、基準電位をゲートに入力し昇圧電源をソースに接続している第1のPMOSトランジスタで構成されているレベル検知部と、前記レベル検知部の出力をゲートに入力しソースを接地電位に接続している第2のNMOSトランジスタと、接地電位をゲートに入力し電源をソースに接続している第2のPMOSトランジスタで構成されている増幅回路部とを備えたことを特徴とするレベル検知回路。
IPC (5件):
G11C 11/407
, H01L 27/04
, H01L 21/822
, H02M 3/07
, H03K 17/06
FI (2件):
G11C 11/34 354 F
, H01L 27/04 B
引用特許:
審査官引用 (6件)
-
特開昭61-294690
-
特開平4-195992
-
特開平1-260848
-
半導体メモリ
公報種別:公開公報
出願番号:特願平3-212548
出願人:日本電気株式会社
-
特開平3-035493
-
特開平4-000753
全件表示
前のページに戻る