特許

J-GLOBAL ID：200903028615856174

不揮発性半導体記憶装置

発明者： 大塚 伸朗 ,  宮本 順一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-104406
公開番号（公開出願番号）：特開平6-314496
出願日： 1993年04月30日
公開日（公表日）： 1994年11月08日
要約：

【要約】【目的】この発明の目的は、セクタ単位の消去を可能とし、しかも、ワード線分割に伴うチップサイズ増大を最小限に抑えることができ、コストを低廉化が可能な不揮発性半導体記憶装置を提供することである。【構成】ワード線は、列方向に複数のブロックBLK1〜BLKnに分割され、行方向に例えば4本ずつのセクションSEC1〜SECnに分割されている。1セクタSCT は、4本のワード線WL1 〜WL4 によって構成されている。このセクタSCT はロウアドレス信号に応じてソースメインデコーダSMD から出力されるセクタ選択信号SIと、カラムアドレス信号に応じてソースサブデコーダSSD1〜SSDnから出力されるブロック選択信号B0、/B0 〜Bn、/Bn によって選択される。ソースメインデコーダSMD の構成は簡単であるため、チップサイズ増大を抑えることができる。

請求項（抜粋）：

行方向に配置された複数のワード線と、このワード線と交差して列方向に配置された複数のビット線と、同一の前記ワード線にゲートがそれぞれ接続され、各ビット線に電流通路の一端が接続され、電流通路の他端が互いに共通に接続されたメモリセルを構成する複数のトランジスタとを有するセクタが行方向、列方向に複数配置されたメモリセルアレイと、アドレス信号に応じて、行方向に配置された前記セクタ群を選択し、消去電位を出力する第1の選択手段と、アドレス信号に応じて、列方向に配置された前記セクタ群を選択する第2の選択手段と、前記各セクタに設けられ、第1、第2の選択手段によって選択されたセクタに含まれる前記トランジスタの共通接続された電流通路の他端に前記消去電位を供給する供給手段とを具備することを特徴とする不揮発性半導体記憶装置。

IPC (4件)：

G11C 16/06 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

G11C 17/00 309 C ,  H01L 27/10 434 ,  H01L 29/78 371

引用特許：

審査官引用 (4件)

• 不揮発性半導体メモリ
  公報種別：公開公報   出願番号：特願平3-184235   出願人：三菱電機株式会社
• 特開平3-230397
  
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平3-186563   出願人：株式会社東芝
• 特開平2-292798