特許
J-GLOBAL ID：200903028697238023
トラヒックシェーピング方式
発明者：
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平8-195356
公開番号（公開出願番号）：特開平10-023037
出願日： 1996年07月05日
公開日（公表日）： 1998年01月23日
要約：
【要約】【課題】ハードウェアの大規模化を抑止低減するATMスイッチのトラヒックシェーピング方式の提供。【解決手段】連想記憶メモリ部6は、時刻通知用のカウンタ5が示す時刻10と、自身に登録された時刻とが一致した場合、対応するバッファ番号11を出力し、セル出力許可を与える。同時に、出力間隔テーブル7は、連想記憶メモリ部6が出力するバッファ番号11の出力間隔を出力時刻演算部8に通知し、出力時刻演算部8で演算された次回の出力時刻を連想記憶メモリ部6に再登録することにより、複数のバッファに対するトラヒックシェーピングを実現する。
請求項（抜粋）：
ATM転送方式におけるトラヒックのレート制御を行うトラヒックシェーピング方式において、1セル周期毎にカウントアップするカウンタの出力と、連想記憶メモリに登録されている時刻と、が一致したときに、この登録時刻のアドレスが指すバッファに対して、セルの出力許可を与えることを特徴とするトラヒックシェーピング方式。
IPC (2件)：
FI (2件)：
引用特許：
前のページに戻る
