特許
J-GLOBAL ID:200903028799126114

半導体集積回路装置及びクロックスキューの検証方法

発明者:
出願人/特許権者:
代理人 (1件): 加藤 朝道
公報種別:公開公報
出願番号(国際出願番号):特願2000-041268
公開番号(公開出願番号):特開2001-228213
出願日: 2000年02月18日
公開日(公表日): 2001年08月24日
要約:
【要約】【課題】クロック供給を必要とする複数のクロック使用回路に分配されるクロックスキューの大小を外部から観測可能とする半導体集積回路装置の提供。【解決手段】複数のフリップフロップ(F/F)のうちクロック信号のスキューを検証するF/Fの近傍にクロック信号をデータ入力端に入力するダミーF/Fを備え、ダミーF/Fのクロック入力端には外部テスト端子Aからテスト信号が接続され、テスト時に、外部テスト端子Aから供給するテスト信号の遷移するタイミングを所定のステップごとずらし、各タイミングステップでテスト信号をクロック信号として入力する各ダミーF/Fに取り込まれる論理値を外部端子から読み出すことで複数のダミーF/Fに供給されるクロック信号の遷移タイミングを検出し、クロックスキューの大小を判別可能としている。
請求項(抜粋):
クロック供給源からクロック信号の供給を受ける複数のクロック使用回路を備えた半導体集積回路装置において、前記複数のクロック使用回路のうち、予め定められた所定のクロック使用回路に対応させてその近傍にクロックスキューモニタ用のラッチ回路を備え、前記ラッチ回路のデータ入力端には、前記ラッチ回路に対応する前記クロック使用回路に対して前記クロック供給源から供給されるクロック信号の遅延時間と均等な遅延時間でクロック信号を供給するクロック信号配線が接続されており、前記ラッチ回路のクロック入力端には、外部テスト端子から入力されるテスト信号を前記ラッチ回路のラッチタイミングクロックとして供給するためのテスト信号配線が接続されており、前記ラッチ回路の状態が外部出力端子から読み出し可能とされている、ことを特徴とする半導体集積回路装置。
IPC (7件):
G01R 31/28 ,  G06F 1/04 301 ,  G06F 1/10 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822 ,  H03K 5/13
FI (6件):
G06F 1/04 301 F ,  H03K 5/13 ,  G01R 31/28 U ,  G06F 1/04 330 A ,  H01L 21/82 ,  H01L 27/04
Fターム (37件):
2G032AA04 ,  2G032AC03 ,  2G032AD06 ,  2G032AE08 ,  2G032AE09 ,  2G032AE12 ,  2G032AG07 ,  2G032AH04 ,  2G032AK14 ,  5B079BC02 ,  5B079CC04 ,  5B079CC12 ,  5B079DD08 ,  5B079DD13 ,  5F038CD06 ,  5F038CD09 ,  5F038DF14 ,  5F038DT04 ,  5F038DT05 ,  5F038DT12 ,  5F038EZ20 ,  5F064AA01 ,  5F064BB01 ,  5F064BB31 ,  5F064BB33 ,  5F064EE47 ,  5F064EE54 ,  5J001BB00 ,  5J001BB02 ,  5J001BB05 ,  5J001BB14 ,  5J001BB23 ,  5J001CC00 ,  5J001DD04 ,  9A001BB05 ,  9A001KK37 ,  9A001LL05
引用特許:
審査官引用 (2件)
  • 半導体集積回路装置
    公報種別:公開公報   出願番号:特願平6-145005   出願人:日本電気株式会社
  • 半導体集積回路
    公報種別:公開公報   出願番号:特願平4-120308   出願人:株式会社日立製作所, 日立コンピュータエンジニアリング株式会社

前のページに戻る