特許

J-GLOBAL ID：200903028893840823

半導体装置のT型ゲート電極形成方法およびその構造

発明者： 佐々木 秀彦 ,  横井 靖 ,  門田 耕治
出願人/特許権者： 株式会社村田製作所
代理人 (1件)： 青山 葆 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-088010
公開番号（公開出願番号）：特開平9-283621
出願日： 1996年04月10日
公開日（公表日）： 1997年10月31日
要約：

【要約】【課題】 本発明は2層レジストを用いたT型ゲート電極形成方法において、第1レジストのだれを防止し、簡便に寄生容量の小さいT型ゲート電極を形成する方法を提供する。【解決手段】 第1レジストの第1ゲート開口部の両側に近接してダミー開口部を形成した後に該第1レジストをベーク処理することにより、第1レジストの表面張力を利用して該第1レジストのだれを抑え、第1ゲート開口部とダミー開口部との間において急角度で立ち上がる凸部形状の第1レジストを得る。

請求項（抜粋）：

半導体基板上にT型ゲート電極を形成するにあたり、半導体基板上に形成するソース/ドレイン間の第1レジストに第1ゲート開口部と第1ゲート開口部の両側に近接してダミー開口部を形成することを特徴とするT型ゲート電極形成方法。

IPC (6件)：

H01L 21/768 ,  G03F 7/26 511 ,  H01L 21/027 ,  H01L 29/41 ,  H01L 21/338 ,  H01L 29/812

FI (8件)：

H01L 21/90 D ,  G03F 7/26 511 ,  H01L 21/30 502 C ,  H01L 21/30 568 ,  H01L 21/30 570 ,  H01L 21/30 573 ,  H01L 29/44 C ,  H01L 29/80 F

引用特許：

審査官引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-041643   出願人：日本電気株式会社