特許
J-GLOBAL ID:200903028934320660
位相同期回路
発明者:
,
出願人/特許権者:
代理人 (1件):
宮田 金雄 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-359158
公開番号(公開出願番号):特開2001-177401
出願日: 1999年12月17日
公開日(公表日): 2001年06月29日
要約:
【要約】【課題】 デコーダで使用するクロックに位相揺らぎ(ジッタ)を生じさせる信号が入力された場合でも、位相の揺らぎを抑制し、クロック信号の急激な変化を防止することができ、安定したデコード動作を行える位相同期回路を得る。【解決手段】 デコーダ側で使用されるクロック信号の位相と、入力信号に含まれる基準時間情報の位相との差分値に基づいて前記クロック信号の同期処理を行う位相同期回路において、前記入力信号が前記クロック信号の位相に揺らぎを生じさせる信号であるか否かを判定する判定手段11〜17と、前記判定手段の判定結果に基づき同期処理の応答感度を変更する変更手段4〜6とを備える。
請求項(抜粋):
デコーダ側で使用されるクロック信号の位相と、入力信号に含まれる基準時間情報の位相との差分値に基づいて前記クロック信号の同期処理を行う位相同期回路において、前記入力信号が前記クロック信号の位相に揺らぎを生じさせる信号であるか否かを判定する判定手段と、前記判定手段の判定結果に基づき同期処理の応答感度を変更する変更手段とを備えたことを特徴とする位相同期回路。
IPC (4件):
H03L 7/095
, H03L 7/093
, H03L 7/08
, H04L 7/033
FI (4件):
H03L 7/08 B
, H03L 7/08 E
, H03L 7/08 M
, H04L 7/02 B
Fターム (30件):
5J106AA04
, 5J106BB02
, 5J106BB04
, 5J106CC01
, 5J106CC26
, 5J106CC38
, 5J106CC41
, 5J106CC52
, 5J106DD09
, 5J106DD19
, 5J106DD36
, 5J106DD44
, 5J106EE10
, 5J106FF02
, 5J106GG07
, 5J106HH10
, 5J106JJ09
, 5J106KK05
, 5J106KK25
, 5J106LL07
, 5K047AA06
, 5K047CC08
, 5K047GG09
, 5K047GG45
, 5K047MM33
, 5K047MM35
, 5K047MM46
, 5K047MM50
, 5K047MM58
, 5K047MM63
引用特許:
前のページに戻る