特許

J-GLOBAL ID：200903028935603002

ループバック試験制御方法

発明者： キース モール
出願人/特許権者： エイ・ティ・アンド・ティ・コーポレーション
代理人 (1件)： 三俣 弘文
公報種別：公開公報
出願番号（国際出願番号）：特願平8-285000
公開番号（公開出願番号）：特開平9-181741
出願日： 1996年10月28日
公開日（公表日）： 1997年07月11日
要約：

【要約】【課題】 プロトコルの異なる複数のATMネットワークにわたるループバック試験を実現する。【解決手段】 ネットワーク運用者は、2つのATMポイントを、ループバック試験用のループバックエンドポイントおよび発信元エンドポイントとして選択する。ループバックエンドポイントに到達したときに試験セルのヘッダに入ることになる仮想パス識別子(VPI)、仮想チャネル識別子(VCI)およびペイロードタイプ識別子(PTI)ならびにループバックエンドポイントの位置識別子がユーザ・アプリケーション間インタフェース(UAI)からリンクを通じてループバックエンドポイントおよび発信元エンドポイントへ送られる。発信元エンドポイントはこの情報に基づいて試験セルを作成し、そのセルをネットワークに注入する。セルはヘッダアドレスに基づいてルーティングされる。

請求項（抜粋）：

ATMネットワーク内のATMポイント間のループバック試験を制御する方法において、第1ATMポイントをループバックエンドポイントとして選択するステップと、試験セルの第1アドレス情報を前記ループバックエンドポイントへ送信する第1送信ステップと、第2ATMポイントを発信元エンドポイントとして選択するステップと、第2アドレス情報を前記発信元エンドポイントへ送信する第2送信ステップと、前記発信元エンドポイントにおいて前記第2アドレス情報に基づいて試験セルを作成し該試験セルを前記ネットワークに注入する試験セル作成注入ステップと、前記ループバックエンドポイントにおいて前記第1アドレス情報に基づいて前期試験セルを捕捉するステップと、前記試験セルを前記発信元エンドポイントへループバックするループバックステップとからなることを特徴とする、ループバック試験制御方法。

IPC (3件)：

H04L 12/28 ,  H04L 12/26 ,  H04Q 3/00

FI (3件)：

H04L 11/20 D ,  H04Q 3/00 ,  H04L 11/12

引用特許：

審査官引用 (1件)

• 経路確認方法
  公報種別：公開公報   出願番号：特願平6-027871   出願人：日本電信電話株式会社