特許

J-GLOBAL ID：200903028983310980

剰余系演算装置、方法及び記憶媒体

発明者： 小池 正修
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-333376
公開番号（公開出願番号）：特開2001-154579
出願日： 1999年11月24日
公開日（公表日）： 2001年06月08日
要約：

【要約】【課題】 剰余乗算を含む暗号処理を高速に実行させると共に、剰余乗算を含む暗号処理のプログラムサイズを縮小させる。【解決手段】 各剰余乗算ab modB及びcd modBの結果を得るとき、互いに異なる剰余乗算に属する整数同士a,c及びb,dに関し、それぞれ互いに桁を離して配置した2つのB進数データ(a00c)B ,(b00d)B を生成し、これら2つのB進数データ同士を1回乗算することにより、2つの剰余乗算の結果を生成する。

請求項（抜粋）：

2より大きい整数B並びに前記整数B未満の4つの整数a,b,c,dに対し、2つの剰余乗算ab modB及びcd modBの結果を出力可能な剰余系演算装置であって、前記各剰余乗算の結果を得るとき、互いに異なる剰余乗算に属する整数同士a,c及びb,dに関し、それぞれ互いに桁を離して配置した2つのB進数データ(a00c)B ,(b00d)B を生成し、これら2つのB進数データ同士を1回乗算することにより、前記2つの剰余乗算の結果を生成することを特徴とする剰余系演算装置。

IPC (2件)：

G09C 1/00 650 ,  G06F 7/72

FI (2件)：

G09C 1/00 650 A ,  G06F 7/72

Fターム (7件)：

5J104AA22 ,  5J104JA23 ,  5J104NA18 ,  9A001BB02 ,  9A001BB03 ,  9A001EE03 ,  9A001GG01

引用特許：

審査官引用 (3件)

• 演算器およびマイクロプロセッサ
  公報種別：公開公報   出願番号：特願平6-157566   出願人：株式会社日立製作所
• 特開平2-096226
  
• 特開平2-096226