特許
J-GLOBAL ID：200903028986783692
同期信号発生回路
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-324201
公開番号（公開出願番号）：特開2001-144821
出願日： 1999年11月15日
公開日（公表日）： 2001年05月25日
要約：
【要約】【課題】プロセスバラツキの影響を受けない高精度で、高速、低消費電力な同期信号発生回路を提供する。【解決手段】入力レシーバーとオフチップドライバーとミラー型同期回路からなるリアル回路、及び前記ミラー型同期回路における遅延量を決定するための入力レシーバーとオフチップドライバーからなるダミー回路から構成される同期信号発生回路において、ダミー回路の信号の入力順をオフチップドライバー、入力レシーバーの順にして、オフチップドライバーと入力レシーバーとの間の信号を小振幅にし、リアル回路における入力レシーバーとオフチップドライバーの入出力部における信号レベルの関係と一致させれば、プロセスバラツキに対するリアル回路とダミー回路との間の遅延量の誤差を最小にすることができるので同期精度が向上し、高速なI/0を実現することが可能になる。
請求項（抜粋）：
第1の入力レシーバー及びミラー型同期回路及び第1のオフチップドライバーからなるリアル回路と、前記ミラー型同期回路の遅延量を決定する第2の入力レシーバー及び第2のオフチップドライバーからなるダミー回路とを具備し、一定周期の外部クロック信号に同期して内部クロック信号を発生する同期信号発生回路において、前記ダミー回路における前記第2の入力レシーバーと前記第2のオフチップドライバーとの接続は、前記第2のオフチップドライバーの出力部に前記第2の入力レシーバーの入力部が接続されることを特徴とする同期信号発生回路。
IPC (2件)：
FI (2件)：
H04L 25/40 B
, G06F 1/04 330 A
5B079BA20
, 5B079BB10
, 5B079BC03
, 5B079CC02
, 5B079CC14
, 5B079DD20
, 5K029GG07
, 5K029HH01
