半導体装置、半導体装置システム及びディジタル遅延回路

発明者： , , , , , , , ,
出願人/特許権者：
代理人 (1件)：石田敬 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-339988
公開番号（公開出願番号）：特開平10-112182
出願日： 1996年12月19日
公開日（公表日）： 1998年04月28日
要約：

【要約】【課題】特性のバラツキ、温度変化、電源電圧の変化にかかわらず、データが外部クロックに対して所定の位相で出力されるようにタイミング調整された半導体装置の実現を目的とする。【解決手段】外部入力信号が入力されて基準信号を出力する入力回路13と、出力タイミング信号を受けて出力信号の出力を行う出力回路14と、出力回路14からの出力タイミングを外部入力信号に対して所定の位相になるように制御する出力タイミング制御回路20とを備える半導体装置であって、基準信号を選択された遅延量だけ遅延させて出力タイミング信号として出力するディレイ回路21と、基準信号の位相と出力タイミング信号の位相を比較する位相比較回路22と、比較結果に基づいてディレイ回路の遅延量を選択するディレイ制御回路23とを備える。

請求項（抜粋）：

外部入力信号が入力され、基準信号を出力する入力回路と、出力タイミング信号を受け、該出力タイミング信号に応じたタイミングで出力信号の出力を行う出力回路と、該出力回路からの出力信号の出力タイミングを前記外部入力信号に対して所定の位相になるように制御する出力タイミング制御回路とを備える半導体装置であって、前記出力タイミング制御回路は、遅延量が選択可能で、前記基準信号を選択された遅延量だけ遅延させ、前記出力タイミング信号として前記出力回路に印加するディレイ回路と、前記基準信号の位相と前記出力タイミング信号に応答する信号の位相を比較する位相比較回路と、該位相比較回路の比較結果に基づいて、前記ディレイ回路の遅延量を選択するディレイ制御回路とを備えることを特徴とする半導体装置。

IPC (3件)：

G11C 11/407 , G11C 11/401 , H03K 5/135

FI (3件)：

G11C 11/34 354 C , H03K 5/135 , G11C 11/34 362 C

引用特許：

出願人引用 (7件)

同期型半導体記憶装置
公報種別：公開公報出願番号：特願平6-320699 出願人：三菱電機株式会社
基準遅延発生装置及びこれを用いた電子装置
公報種別：公開公報出願番号：特願平3-238421 出願人：富士通株式会社
特開平2-141123

全件表示

審査官引用 (8件)

同期型半導体記憶装置
公報種別：公開公報出願番号：特願平6-320699 出願人：三菱電機株式会社
基準遅延発生装置及びこれを用いた電子装置
公報種別：公開公報出願番号：特願平3-238421 出願人：富士通株式会社
タイミング制御回路
公報種別：公開公報出願番号：特願平4-100812 出願人：松下電器産業株式会社

全件表示

前のページに戻る