特許

J-GLOBAL ID：200903028987452487

半導体素子実装用フィルムと半導体素子実装構造

発明者： 長岡 亮一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-086646
公開番号（公開出願番号）：特開平7-297236
出願日： 1994年04月25日
公開日（公表日）： 1995年11月10日
要約：

【要約】【目的】 多数の入出力端子をもつ半導体素子に対しても少ないスペースで実装が可能で接続性に優れ、しかも放熱性の高い半導体実装用フィルムとこれを用いた半導体素子の実装構造を提供する。【構成】 絶縁性フィルムの片面に球状半田が配列された領域の周囲にこれとリード線によって接続された電極が配置され、一方裏面にも半導体素子の電極パッドに相対する位置に電極が配置される。球状半田がある面の電極と裏面の電極は絶縁性フィルムに挟まれ、回路パターンが形成された層を介して接続される。半導体素子の電極が絶縁性フィルムの裏面側の電極に固着されて実装される。また、半導体素子が実装された半導体素子実装用フィルムは親基板と球状半田により固着される。半導体素子の電極と反対側の面に内壁面が接触するラジエータが親基板に実装されることにより半導体素子の放熱を行うことが可能になる。

請求項（抜粋）：

第1の絶縁性フィルムの片面の中央の領域に配列された半田からなる複数の端子と、前記領域の周囲に形成された複数の第1の電極と、前記第1の絶縁性フィルム上に形成され、前記端子と前記電極を接続する第1のリード線と、前記端子が配列された面とは反対側の面に形成され、前記第1の電極に接続される第2の電極とを備えたことを特徴とする半導体素子実装用フィルム。

IPC (3件)：

H01L 21/60 311 ,  H01L 21/60 ,  H01L 23/12

FI (2件)：

H01L 23/12 L ,  H01L 23/12 K

引用特許：

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平4-228798   出願人：三菱電機株式会社