特許

J-GLOBAL ID：200903029140938673

論理回路およびその製造方法

発明者： 藤井 孝治 ,  道関 隆国
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 谷 義一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-131136
公開番号（公開出願番号）：特開平10-065517
出願日： 1997年05月21日
公開日（公表日）： 1998年03月06日
要約：

【要約】【課題】 最高動作速度を維持しつつ、動作時の消費電力をより小さくできる論理回路を提供すること。【解決手段】 予め定めた電圧よりも低いしきい値電圧をもち、高速で動作する少なくともひとつの第1MOSトランジスタを有し、動作速度を決定する信号経路に配置された第1論理ゲート(L4〜L9)と、前記予め定めた電圧以上の中しきい値電圧をもつ第2MOSトランジスタおよび前記予め定められた電圧以上の高しきい値電圧をもつ第3MOSトランジスタの少なくとも一方を動作速度にマージンのあるトランジスタとして有する、前記第1論理ゲート(L1〜L3)以外の残余の論理ゲートを具えたことを特徴とする論理回路。

請求項（抜粋）：

予め定めた電圧よりも低いしきい値電圧をもち、高速で動作する少なくともひとつの第1MOSトランジスタを有し、動作速度を決定する信号経路に配置された第1論理ゲートと、前記予め定めた電圧以上の中しきい値電圧をもつ第2MOSトランジスタおよび前記予め定められた電圧以上の高しきい値電圧をもつ第3MOSトランジスタの少なくとも一方を動作速度にマージンのあるトランジスタとして有する、前記第1論理ゲート以外の残余の論理ゲートを具えたことを特徴とする論理回路。

IPC (4件)：

H03K 19/0948 ,  H01L 21/8238 ,  H01L 27/092 ,  H03K 19/20

FI (3件)：

H03K 19/094 B ,  H03K 19/20 ,  H01L 27/08 321 L

引用特許：

審査官引用 (5件)

• 特開平3-273594
  
• 特開昭60-057663
  
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平6-053033   出願人：ソニー株式会社
• 特開平3-273594
  
• 特開昭60-057663