特許
J-GLOBAL ID:200903029229909693
演算増幅回路および集積回路
発明者:
,
,
出願人/特許権者:
代理人 (1件):
芝野 正雅
公報種別:公開公報
出願番号(国際出願番号):特願2000-084804
公開番号(公開出願番号):特開2001-274645
出願日: 2000年03月24日
公開日(公表日): 2001年10月05日
要約:
【要約】【課題】 回路面積を小さくすることができるとともに、周波数特性に優れた演算増幅回路およびこの演算増幅回路を用いた集積回路を提供すること。【解決手段】 演算増幅器1の反転入力端子と端子N1との間には抵抗T9が接続され、非反転入力端子は所定の基準電圧を受ける。演算増幅器1の反転入力端子と出力端子との間には負帰還ループを構成する可変抵抗回路VTの抵抗T1およびスイッチS1が出力端子に接続され、抵抗T8およびスイッチS8が反転入力端子に接続されている。可変抵抗回路VTは、端子N3側から抵抗T1〜T8の抵抗値が順次大きくなり、反転入力端子に接続される抵抗T8の抵抗値が最も大きくなっている。こうすることで、最後の抵抗T8の先には一つのノードしか存在せず、寄生容量も最も小さくなるので、演算増幅回路の周波数特性を向上させることができる。
請求項(抜粋):
少なくとも一つの抵抗の抵抗値が異なり、直列に接続されるN(Nは2以上の整数)個の抵抗と前記N個の抵抗の各々に並列に接続されるN個のスイッチとを有し、前記N個のスイッチをオン/オフすることにより抵抗値を変化させる可変抵抗回路と、前記可変抵抗回路が接続される演算増幅器とを備え、前記可変抵抗回路は、前記演算増幅器の入力端子に接続され、前記N個の抵抗のうち最も抵抗値の大きい抵抗が前記入力端子側に配置されることを特徴とした演算増幅回路。
IPC (2件):
FI (2件):
Fターム (37件):
5J090AA01
, 5J090AA47
, 5J090AA56
, 5J090CA61
, 5J090CA92
, 5J090DN02
, 5J090FA18
, 5J090HA10
, 5J090HA16
, 5J090HA17
, 5J090HA25
, 5J090HA26
, 5J090HA29
, 5J090HA30
, 5J090HA39
, 5J090HN03
, 5J090HN06
, 5J090KA04
, 5J090KA18
, 5J090KA25
, 5J090KA26
, 5J090KA33
, 5J090MA13
, 5J090MN01
, 5J090SA00
, 5J090TA01
, 5J090TA03
, 5J100AA17
, 5J100AA24
, 5J100BA01
, 5J100BB08
, 5J100BC05
, 5J100CA00
, 5J100CA02
, 5J100CA12
, 5J100EA02
, 5J100FA00
引用特許:
審査官引用 (5件)
-
特開昭59-186411
-
特開昭51-083759
-
特開平4-121832
全件表示
前のページに戻る