特許

J-GLOBAL ID：200903029232638935

メモリシステム

発明者： 矢吹 忍 ,  西山 雅彦 ,  中原 茂 ,  宇佐美 正己 ,  斉藤 佳代子
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平8-263918
公開番号（公開出願番号）：特開平10-111832
出願日： 1996年10月04日
公開日（公表日）： 1998年04月28日
要約：

【要約】【課題】 大規模メモリのアクセス回数を低減して、あるいは大規模メモリ内の高消費電力出力部の動作数を低減して、低消費電力化を実現することができるメモリシステムを提供する。【解決手段】 多ウエイ・セットアソシアティブ対応のキャッシュメモリを有するキャッシュメモリシステムであって、CPU、タグメモリ、データメモリなどから構成され、ウエイ数分のタグアドレスを格納したタグメモリ2は、8ウエイ・セットアソシアティブ対応の1チップ化した2次キャッシュメモリであり、タグアドレスを格納した大規模なアドレスメモリ4と、このタグアドレスに対応する有効ビットのみを格納した小規模な有効ビットメモリ5とに分離して配置され、有効ビットメモリ5を読み出した結果が無効であるウエイに関してはアドレスメモリ4の読み出し動作が停止されるようになっている。

請求項（抜粋）：

少なくとも、格納領域が複数のセットに分割された多ウエイ・セットアソシアティブ対応のキャッシュメモリを有するメモリシステムであって、前記複数のセットに分割されたウエイ数分のタグアドレスを格納した第1のメモリと、このタグアドレスに対応するデータメモリの内容の有効/無効を示す有効ビットのみを格納した第2のメモリとを分離して配置し、前記第1のメモリは各ウエイ毎に前記第2のメモリから低消費電力用制御信号を受信して動作することを特徴とするメモリシステム。

IPC (2件)：

G06F 12/08 ,  G06F 12/08 310

FI (2件)：

G06F 12/08 E ,  G06F 12/08 310 Z

引用特許：

審査官引用 (1件)

• キャッシュメモリ
  公報種別：公開公報   出願番号：特願平7-177380   出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝