特許

J-GLOBAL ID：200903029274587370

半導体記憶装置

発明者： 平川 剛
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 高橋 詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-371729
公開番号（公開出願番号）：特開2001-184864
出願日： 1999年12月27日
公開日（公表日）： 2001年07月06日
要約：

【要約】【課題】 指定されたCASレイテンシに応じた期間を有効利用することで、読み出しマージンを十分確保できる半導体記憶装置を提供する。【解決手段】 読み出し前に予めCASレイテンシを設定しておく。まずACTコマンドが入力されてロウアドレスに対応したワード線が活性化される。次に内部クロックICLKの0クロック目でREADコマンド(CAS)が入力され、カラムアドレスに対応するディジット線がセンスアンプと接続される。この時点でCASレイテンシに依らずセンスアンプ活性化信号が有効化(“L”)されてイコライズ・センスが始まる。この後、CASレイテンシに応じて2〜5サイクル後にセンスアンプ活性化信号が無効化(“H”)されてイコライズ・センスが終了する。次いでセンスアンプのセンス結果を出力ピンまで伝達する出力動作を行って、CASレイテンシに応じた5〜8クロック目より最初のデータ“D0”が使用可能となる。

請求項（抜粋）：

メモリセルのデータの読み出し指示を行ってから該データが読み出されて外部へ出力されるまでの時間を示すレイテンシ長が可変の半導体記憶装置において、前記読み出し指示を行ってから前記データの読み出しが完了するまでの読み出し動作期間を前記レイテンシ長に比例させたことを特徴とする半導体記憶装置。

IPC (3件)：

G11C 11/407 ,  G11C 11/409 ,  G11C 16/02

FI (3件)：

G11C 11/34 362 S ,  G11C 11/34 353 E ,  G11C 17/00 614

Fターム (9件)：

5B024AA04 ,  5B024AA11 ,  5B024BA09 ,  5B024BA21 ,  5B024CA11 ,  5B025AD06 ,  5B025AD15 ,  5B025AE05 ,  5B025AE08

引用特許：

審査官引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平10-011046   出願人：三菱電機株式会社