特許
J-GLOBAL ID：200903037258522776

半導体記憶装置

発明者：
澤田 誠二

澤田 誠二 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-011046
公開番号（公開出願番号）：特開平11-213663
出願日： 1998年01月23日
公開日（公表日）： 1999年08月06日
要約：
【要約】【課題】 無効データが出力されるのを防止する。【解決手段】 外部へデータを出力する出力バッファ回路(910b)に対し、出力バッファ回路が活性化されるよりも、速いタイミングで、ゲート回路を内部クロック信号に同期して導通させて、内部データ(DD)を伝達する。また、出力バッファ回路非活性化よりも速いタイミングで内部クロック信号の発生を停止してゲート回路(910a)をラッチ状態に設定する。
請求項（抜粋）：
各々がデータを記憶する複数のメモリセル、データ読出モード時、前記複数のメモリセルのうちの選択メモリセルのデータを通過させるためのゲート回路、データ出力許可時、前記ゲート回路から与えられたデータを外部へ出力するための出力回路、およびクロック信号に同期して前記ゲート回路を導通させるための出力制御回路を備え、前記出力制御回路は、データ出力不許可移行に応答して、前記ゲート回路を前記クロック信号と独立に非導通状態とする手段を含む、半導体記憶装置。
IPC (2件)：
G11C 11/407 ,  G11C 11/409
FI (2件)：
G11C 11/34 362 S ,  G11C 11/34 354 Q
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM