半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平5-289514
公開番号（公開出願番号）：特開平6-216346
出願日： 1993年11月18日
公開日（公表日）： 1994年08月05日
要約：

【要約】【目的】電源電圧の低電圧化を図ると共に、低スタンバイ電流化を図ることが可能な半導体装置を提供し、メモリセルの動作時の安定性確保と、スタンバイ時の消費電力の低減という二つの課題を同時に達成すること。【構成】 Pウェル4内に形成されたセル用トランジスタの拡散層12に対して、Pウェル4を浅く順方向バイアスとしている。具体的には、Pウェル4の電位を接地電位より0.1〜0.4V高くバイアスしたり、N型ウェルの電位を接地電位より0.1〜0.4V低くバイアスすれば良い。また、Pウェル4の電位を、動作時には接地電位とし、スタンバイ時には負電位にバイアスする負電位発生回路57および切り替え素子55,56を有する構造とすることもできる。負電位は、ビルトインポテンシャルを利用して発生させることもできる。

請求項（抜粋）：

基板側拡散層内に形成された素子側拡散層に対して、基板側拡散層を浅く順方向バイアスとしている半導体装置。

IPC (4件)：

H01L 27/11 , G11C 11/413 , H01L 27/04 , H01L 27/10 481

FI (2件)：

H01L 27/10 381 , G11C 11/34 335 C

引用特許：

審査官引用 (9件)

特開昭53-121563
特開昭64-008586
特開平3-082151

全件表示

前のページに戻る