特許

J-GLOBAL ID：200903029490917121

半導体装置

発明者： 大川 和彦
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-316517
公開番号（公開出願番号）：特開平11-135735
出願日： 1997年10月31日
公開日（公表日）： 1999年05月21日
要約：

【要約】【課題】 簡易な製造プロセスでESD性能を向上できる半導体装置の提供。【解決手段】 第1金属シリサイド層30のソース領域20側の辺50とドレイン領域22のソース領域20側の辺52との距離をL1、第1金属シリサイド層30の辺54とドレイン領域22の辺56との距離をL2とした場合に、L2≧L1にする。これによりESDによる電流のほとんどをバイポーラBPに流し、E3での静電破壊を防止する。第1金属シリサイド層30の辺50とウェルタップ領域14のコンタクト16の一辺との距離をL4、辺54とコンタクト18の一辺との距離をL5とした場合に、L5≧L4にする。これにより、ダイオードD1、D3のアバランシェブレークを伴わないESDでの静電破壊を防止する。入出力バッファに適用する場合には、入力バッファの前段の拡散抵抗において同様の関係を成り立たせる。ラテラルバイポーラ型保護回路にも適用可能である。

請求項（抜粋）：

第1導電型の第1領域に形成され、電源電位が与えられる略方形状の第2導電型の第1不純物領域と、前記第1不純物領域の隣に所与の間隔だけ離して形成される略方形状の第2導電型の第2不純物領域と、前記第2不純物領域の表面に形成される略方形状の第1金属シリサイド層と、前記第1金属シリサイド層と配線層とを接続するコンタクトとを含み、前記第1金属シリサイド層の前記第1不純物領域側の一辺と、前記第2不純物領域の前記第1不純物領域側の一辺との間の距離をL1、前記第1金属シリサイド層の他辺と、前記第2不純物領域の他辺との間の距離をL2とした場合に、L2≧L1であることを特徴とする半導体装置。

IPC (2件)：

H01L 27/06 ,  H01L 29/78

FI (3件)：

H01L 27/06 101 P ,  H01L 27/06 311 A ,  H01L 29/78 301 K

引用特許：

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平7-287705   出願人：セイコーエプソン株式会社