特許
J-GLOBAL ID:200903029568460301
モニターTEGのテスト回路
発明者:
,
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-177313
公開番号(公開出願番号):特開2000-012639
出願日: 1998年06月24日
公開日(公表日): 2000年01月14日
要約:
【要約】【課題】半導体チップ内のばらつきを抽出するモニタTEGとそのテスト回路を提供し、パッケージ封止後におけるモニタTEGのテストを可能にする。【解決手段】本発明のモニターTEGとそのテスト回路は、半導体装置と共に半導体チップ内に搭載されたプロセスパラメータを抽出する複数のモニターTEGと、これを選択的に制御する回路とを具備し、前記複数のモニターTEGを半導体チップ内の任意の位置に数個所配置し、テスト信号によりこれを選択的にモニターすることによりチップ内における仕上がりばらつきを考慮したプロセスモニターを実現することができる。また、外部端子の構造を前記テスト信号によるプログラマブルな構造とすることにより、モニターTEGをテストするのに必要な専用外部端子数の増加を抑制し、アセンブリ後におけるプロセスモニターを可能にすることができる。
請求項(抜粋):
同一チップ上に半導体装置と共に混載され、チップ内の任意の位置に分散配置された複数のモニターTEGのテスト回路であって、前記モニターTEGのテスト回路は、前記複数のモニターTEGと共に前記半導体装置と同一チップ上に形成され、かつ、前記モニターTEGのテスト回路は、前記複数のモニターTEGを選択的にテストすることにより、前記チップ内におけるプロセスパラメータの変動をモニターすることを特徴とするモニターTEGのテスト回路。
IPC (2件):
FI (2件):
H01L 21/66 Y
, G01R 31/28 V
Fターム (13件):
2G032AA01
, 2G032AB00
, 2G032AD00
, 2G032AE11
, 2G032AG07
, 2G032AK11
, 2G032AK14
, 2G032AL05
, 4M106AA02
, 4M106AA08
, 4M106AB01
, 4M106AB02
, 4M106DA20
引用特許:
審査官引用 (2件)
-
半導体装置
公報種別:公開公報
出願番号:特願平4-292837
出願人:日本電気株式会社
-
特開平4-313900
前のページに戻る