特許

J-GLOBAL ID：200903029606020400

サイドウオ-ルスプリットゲ-トフラッシュトランジスタの集積方法

発明者： セイキ オグラ
出願人/特許権者： ヘイロ エルエスアイ デザインアンドディヴァイス テクノロジー インコーポレイテッド
代理人 (1件)： 田中 香樹 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-311250
公開番号（公開出願番号）：特開2000-138301
出願日： 1999年11月01日
公開日（公表日）： 2000年05月16日
要約：

【要約】【課題】【解決手段】 制御(ワードゲート)およびその制御ゲートの側壁上のフローティングゲートから成る電気的にプログラム可能なEPROMの製造方法。独特な材料選択およびブロッキングマスクシーケンスにより、二重側壁スペーサ形成、つまりディスポーズされるスペーサおよび最終的なポリシリコンスペーサゲートを含み、該フローティングゲート下に極めて短いチャネルを有する側壁フローティングゲートが、デリケートなCMOSプロセス環境内で簡単かつ安全に製造可能になる。

請求項（抜粋）：

制御(ワードゲート)および当該制御ゲートの側壁上のフローティングゲートを含む電気的にプログラム可能な読み出し専用デバイスを製造する方法であって、シリコン基板上に、ゲートシリコン酸化膜、導電性ポリシリコンゲート層、シリコン酸化膜、およびシリコンナイトライド層を含む積層を提供し、前記制御/ワードゲートの寸法に合せて、前記シリコンナイトライド層をエッチングし、前記制御/ワードゲート領域の前記シリコンナイトライド層を覆うブロックアウトマスクを、前記フローティングゲートが形成される側面が被覆されないように形成し、垂直側壁を形成するために、前記被覆されていない側面上の前記シリコンナイトライド層をマスクとして使用しながら、前記積層を前記ゲートシリコン酸化膜まで垂直にエッチングし、前記ブロックアウトマスクを除去し、前記垂直側壁に絶縁膜を形成し、前記絶縁膜で覆われた前記垂直側壁上にディスポーズされるスペーサを形成し、そこでは前記スペーサ層の幅が前記デバイス用のチャネルであり、その中にデバイス領域を形成するために、前記基板の中にN型ドーパントをイオン注入し、前記ディスポーズされるスペーサ層を除去し、前記フローティングゲート側壁スペーサを、前記垂直側壁上に前記チャネルを覆うように形成することを含む方法。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

引用特許：

出願人引用 (2件)

• 特開平2-010774
  
• 不揮発性半導体記憶装置およびその製造方法ならびに半導体集積回路装置
  公報種別：公開公報   出願番号：特願平10-342142   出願人：松下電器産業株式会社, ヘイローエルエスアイデザインアンドデバイステクノロジーインコーポレイテッド