特許
J-GLOBAL ID：200903029677048518
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
松尾 憲一郎
公報種別：公開公報
出願番号（国際出願番号）：特願2004-112010
公開番号（公開出願番号）：特開2005-302761
出願日： 2004年04月06日
公開日（公表日）： 2005年10月27日
要約：
【課題】上面に接着層を設けた第1の基板上に半導体基板を貼着し、この半導体基板に半導体回路を形成した後に半導体回路の上面に第2の基板を貼着して、接着層部分において剥離剤により半導体素子を第1の基板から剥離する半導体素子の製造方法において、半導体素子の加工精度の向上を図るとともに、製造に要する時間の短縮化を可能とした半導体素子の製造方法を提供する。【解決手段】接着層を介して第1の基板に貼着した半導体基板に、剥離剤を導入させる剥離液導入溝を形成する。さらに、剥離液導入溝によって半導体基板を複数の矩形状半導体基板に分割し、また、その後、各矩形状半導体基板に半導体回路を形成する。そして、第2の基板には剥離剤を流通させる貫通孔を設ける。【選択図】図1
請求項（抜粋）：
上面に接着層を設けた第1の基板上に半導体基板を貼着し、この半導体基板に半導体回路を形成した後に前記半導体基板の上面に第2の基板を貼着して、前記接着層部分において剥離剤により前記第1の基板を剥離する半導体素子の製造方法において、
前記半導体基板に、前記剥離剤を導入させる剥離液導入溝を形成することを特徴とする半導体素子の製造方法。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
