特許
J-GLOBAL ID：200903029875510049
クロック信号発生器
発明者：
出願人/特許権者：
代理人 (1件)：
藤本 昇 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-208440
公開番号（公開出願番号）：特開2002-100965
出願日： 2001年07月09日
公開日（公表日）： 2002年04月05日
要約：
【要約】 (修正有)【課題】最小のフェーズジッタを有するクロック信号を生成するクロック信号発生器を提供する。【解決手段】 クロック信号発生器1は、入力クロック信号で計時され、周期的デジタルDTO出力信号を生成するDT発振器4と、DTO出力信号の信号位相と、DTO出力信号の最上位ビットMSBの信号位相との間の位相ずれを計算する位相ずれ計算ユニット12と、DTO出力信号の信号位相と、DTO出力信号の最上位ビットMSBの信号位相との間の位相ずれを、計算された位相ずれの機能として低減する位相ずれ低減ユニット30とを有し、前記最上位ビットMSBは、クロック信号発生器出力41において、低減された位相ずれを有するクロック信号として出力されることを特徴とする。
請求項（抜粋）：
クロック信号発生器出力(41)において、最小のフェーズジッタを有するクロック信号を生成するクロック信号発生器であって、クロック信号発生器(1)は、(a)入力クロック信号で計時され、周期的デジタルDTO出力信号を生成するDT発振器(4)と、(b)DTO出力信号の信号位相と、DTO出力信号の最上位ビットMSBの信号位相との間の位相ずれを計算する位相ずれ計算ユニット(12)と、(c)DTO出力信号の信号位相と、DTO出力信号の最上位ビットMSBの信号位相との間の位相ずれを、計算された位相ずれの機能として低減する位相ずれ低減ユニット(30)とを有し、前記最上位ビットMSBは、クロック信号発生器出力(41)において、低減された位相ずれを有するクロック信号として出力されることを特徴とするクロック信号発生器。
IPC (2件)：
FI (2件)：
H03K 4/02 Z
, G06F 1/04 A
