半導体装置の製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-307318
公開番号（公開出願番号）：特開2003-115488
出願日： 2001年10月03日
公開日（公表日）： 2003年04月18日
要約：

【要約】【課題】ダマシン法を用いて形成されたCu配線において、CMP工程でのCu膜の研磨残りを防ぐことのできる技術を提供する。【解決手段】 CMP装置1の第1の研磨定盤2で砥粒フリースラリを用いてCu膜を研磨し、バリアメタル層でCu膜の研磨を止める(第1のステップ)。第2の研磨定盤3で砥粒フリースラリおよびシリカスラリを直前混合したスラリを用いて半導体ウエハ6の表面を研磨し、第1のステップで局所的に研磨残りしたCu膜を除去する(第2のステップ)。第3の研磨定盤4でシリカスラリを用いて配線溝以外の領域のバリアメタル層を研磨し、配線溝の内部にCu配線を形成する(第3のステップ)。

請求項（抜粋）：

(a)半導体基板上に形成した絶縁膜に凹パターンを形成した後、前記凹パターンの内部を含む前記半導体基板の全面にバリアメタル層を形成し、さらに前記凹パターンを埋め込む銅膜を形成する工程と、(b)砥粒フリースラリを用いたCMP法で前記銅膜を研磨し、前記バリアメタル層で前記銅膜の研磨を止める工程と、(c)直前混合された砥粒フリースラリとシリカスラリとを用いたCMP法で前記銅膜の研磨残りを除去する工程と、(d)シリカスラリを用いたCMP法で前記凹パターン以外の領域の前記バリアメタル層を除去する工程とを有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/3205 , H01L 21/304 622 , H01L 21/304

FI (5件)：

H01L 21/304 622 D , H01L 21/304 622 X , H01L 21/88 M , H01L 21/88 K , H01L 21/88 R

Fターム (31件)：

5F033HH11 , 5F033HH19 , 5F033HH21 , 5F033HH27 , 5F033HH32 , 5F033HH33 , 5F033JJ11 , 5F033JJ19 , 5F033JJ21 , 5F033JJ32 , 5F033JJ33 , 5F033KK01 , 5F033KK11 , 5F033KK19 , 5F033KK21 , 5F033KK32 , 5F033KK33 , 5F033MM01 , 5F033MM02 , 5F033NN06 , 5F033NN07 , 5F033PP15 , 5F033PP27 , 5F033PP28 , 5F033QQ25 , 5F033QQ48 , 5F033QQ50 , 5F033RR04 , 5F033RR06 , 5F033SS04 , 5F033XX31

引用特許：

審査官引用 (2件)

半導体集積回路装置の製造方法
公報種別：公開公報出願番号：特願平11-123061 出願人：株式会社日立製作所
研磨用組成物および研磨方法
公報種別：公開公報出願番号：特願平11-266049 出願人：株式会社フジミインコーポレーテッド

前のページに戻る