特許
J-GLOBAL ID:200903030095736175
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
宮越 典明
公報種別:公開公報
出願番号(国際出願番号):特願平11-125520
公開番号(公開出願番号):特開2000-315646
出願日: 1999年05月06日
公開日(公表日): 2000年11月14日
要約:
【要約】【課題】 電子線直描によりフォトレジストパターンを形成するに際して、段差等の下層配線構造の非一様性の影響を除去する。【解決手段】 電子線を照射するパターニング工程は、下層配線構造を形成する第一配線層1等の構造体の各々が露光に与える影響を予め考慮し、上記構造体の各々の存在領域それぞれについて、上記電子線の照射の仕方(照射量や照射位置等)を変える補正ステップを有する。上記構造体に関する情報は上記パターニング工程を実施する露光システム又はその上位システムが現在までに保持している情報を使用する。
請求項(抜粋):
半導体装置の多層配線構造を得る一過程として、現在までに得られている下層配線構造の上面にレジストを形成するレジスト形成工程と、前記レジスト形成ステップにより形成したレジストを含む上面に電子線を照射して所定のパターンをパターニングするパターニング工程と、前記パターニング工程実施後の現像処理工程とを有する半導体装置の製造方法であって、前記パターニング工程は、前記下層配線構造を形成する構造体の各々が露光に与える影響を予め考慮し、前記構造体の各々の存在領域それぞれについて、前記電子線の照射の仕方を変える補正ステップを有すること、を特徴とする半導体装置の製造方法。
IPC (5件):
H01L 21/027
, G03F 7/038 601
, G03F 7/039 601
, G03F 7/20 504
, H01L 21/768
FI (6件):
H01L 21/30 541 D
, G03F 7/038 601
, G03F 7/039 601
, G03F 7/20 504
, H01L 21/30 541 M
, H01L 21/90 P
Fターム (19件):
2H025AA03
, 2H025AB16
, 2H025AC06
, 2H025AD06
, 2H025BE00
, 2H025FA04
, 2H097AA11
, 2H097BB01
, 2H097LA10
, 5F033HH08
, 5F033KK08
, 5F033QQ01
, 5F033RR15
, 5F033SS04
, 5F033XX00
, 5F056CB03
, 5F056CC12
, 5F056CC13
, 5F056CD02
引用特許:
前のページに戻る