特許
J-GLOBAL ID:200903030117042407
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (4件):
平田 忠雄
, 角田 賢二
, 中村 恵子
, 遠藤 和光
公報種別:公開公報
出願番号(国際出願番号):特願2005-288218
公開番号(公開出願番号):特開2007-103456
出願日: 2005年09月30日
公開日(公表日): 2007年04月19日
要約:
【課題】 エレベーテッドソースドレイン構造を備えたMOSFETのゲート電極とソースドレインとの寄生容量を低く抑えることの可能な半導体装置及びその製造方法を提供する。【解決手段】 半導体基板と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極と離間して形成され、前記半導体基板表面よりも表面が高いエレベーテッドソースドレイン領域と、前記ゲート電極と前記エレベーテッドソースドレイン領域との間に形成された凹部と、前記凹部の前記半導体基板に形成されたソースドレインエクステンション領域と、前記ゲート電極及び前記凹部の底面及び側面に形成された第1のゲート側壁絶縁膜と、前記第1のゲート側壁絶縁膜上に形成された第2のゲート側壁絶縁膜とを備えた半導体装置を提供する。【選択図】 図1C
請求項(抜粋):
半導体基板と、
前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極と離間して形成され、前記半導体基板表面よりも表面が高いエレベーテッドソースドレイン領域と、
前記ゲート電極と前記エレベーテッドソースドレイン領域との間に形成された凹部と、
前記凹部の前記半導体基板に形成されたソースドレインエクステンション領域と、
前記ゲート電極及び前記凹部の底面及び側面に形成された第1のゲート側壁絶縁膜と、
前記第1のゲート側壁絶縁膜上に形成された第2のゲート側壁絶縁膜と
を備えた半導体装置。
IPC (2件):
FI (4件):
H01L29/78 301G
, H01L29/78 617J
, H01L29/78 616S
, H01L29/78 301S
Fターム (86件):
5F110AA02
, 5F110CC02
, 5F110DD05
, 5F110DD13
, 5F110EE05
, 5F110EE09
, 5F110EE14
, 5F110EE22
, 5F110EE25
, 5F110EE32
, 5F110EE44
, 5F110EE45
, 5F110EE48
, 5F110FF02
, 5F110FF04
, 5F110GG02
, 5F110GG12
, 5F110GG52
, 5F110HJ01
, 5F110HJ13
, 5F110HJ23
, 5F110HK05
, 5F110HK09
, 5F110HK13
, 5F110HK21
, 5F110HK32
, 5F110HK33
, 5F110HK42
, 5F110HL04
, 5F110HL23
, 5F110HM02
, 5F110HM05
, 5F110NN03
, 5F110NN23
, 5F110NN24
, 5F110QQ11
, 5F110QQ19
, 5F140AA11
, 5F140AC36
, 5F140BA01
, 5F140BC06
, 5F140BC17
, 5F140BD09
, 5F140BF01
, 5F140BF04
, 5F140BF08
, 5F140BF11
, 5F140BF18
, 5F140BF42
, 5F140BG09
, 5F140BG10
, 5F140BG12
, 5F140BG14
, 5F140BG22
, 5F140BG30
, 5F140BG32
, 5F140BG33
, 5F140BG34
, 5F140BG41
, 5F140BG45
, 5F140BG53
, 5F140BG54
, 5F140BG58
, 5F140BH06
, 5F140BH14
, 5F140BH27
, 5F140BJ01
, 5F140BJ08
, 5F140BJ11
, 5F140BJ15
, 5F140BJ27
, 5F140BK03
, 5F140BK13
, 5F140BK18
, 5F140BK21
, 5F140BK22
, 5F140BK25
, 5F140BK29
, 5F140BK34
, 5F140BK39
, 5F140CB04
, 5F140CC01
, 5F140CC03
, 5F140CC08
, 5F140CE07
, 5F140CF04
引用特許:
前のページに戻る